Groups | Search | Server Info | Keyboard shortcuts | Login | Register [http] [https] [nntp] [nntps]

Groups > de.sci.electronics > #214432 > unrolled thread

Safe Operating Area bei höherer Temperatur

Back to article view | Back to de.sci.electronics

Contents

  Safe Operating Area bei höherer Temperatur Werner Holtfreter <Holtfreter@gmx.de> - 2016-09-23 11:06 +0200
    Re: Safe Operating Area bei höherer Temperatur "horst-d.winzler" <horst.d.winzler@web.de> - 2016-09-23 12:00 +0200
    Re: Safe Operating Area bei höherer Temperatur Dieter Wiedmann <dieter.wiedmann@t-online.de> - 2016-09-23 13:00 +0200
      Re: Safe Operating Area bei höherer Temperatur Werner Holtfreter <Holtfreter@gmx.de> - 2016-09-23 18:14 +0200
        Re: Safe Operating Area bei höherer Temperatur Klaus Bahner <Klaus.Bahner@ieee.org> - 2016-09-26 21:33 +0200
          Re: Safe Operating Area bei höherer Temperatur Werner Holtfreter <Holtfreter@gmx.de> - 2016-09-26 23:00 +0200
            Re: Safe Operating Area bei höherer Temperatur Klaus Bahner <Klaus.Bahner@ieee.org> - 2016-09-27 20:48 +0200
              Re: Safe Operating Area bei höherer Temperatur Werner Holtfreter <Holtfreter@gmx.de> - 2016-09-27 22:24 +0200
                Re: Safe Operating Area bei höherer Temperatur Werner Holtfreter <Holtfreter@gmx.de> - 2016-09-27 23:02 +0200
    Re: Safe Operating Area bei höherer Temperatur "horst-d.winzler" <horst.d.winzler@web.de> - 2016-09-24 11:45 +0200

#214432 — Safe Operating Area bei höherer Temperatur

Hallo,

NXP liefert mit "AN11158" wertvolle Hinweise zur Interpretation der 
Datenblattangaben von FETs. (Leicht zu finden über Suchmaschine.)

Im Abschnitt 3.1.2.2 Derating for higher starting temperatures

ist an Hand einer Grafik erklärt, wie Start-Temperaturen über 25°C im 
SOA-Diagramm zu behandeln sind: Durch Linksverschiebung der 
Kurvenschar.

Ist dabei auch die rechte senkrechte Linie der maximal erlaubten 
Spannung mit nach links zu schieben, mit der Folge, dass selbst 
kleinste Ströme mit der sonst zulässigen Spannung nicht mehr 
geschaltet werden dürften? (Das wäre ein wenig plausibles Ergebnis.)
-- 
Gruß Werner
"Falls man einen optischen Eindruck von der zukünftigen Bevölkerungs-
struktur des alten Kontinents gewinnen möchte: der Blick in den
Katalog eines großen schwedischen Möbelhauses genügt." KH Weissmann

[toc] | [next] | [standalone]

#214437

Am 23.09.2016 um 11:06 schrieb Werner Holtfreter:
> Hallo,
>
> NXP liefert mit "AN11158" wertvolle Hinweise zur Interpretation der
> Datenblattangaben von FETs. (Leicht zu finden über Suchmaschine.)
>
> Im Abschnitt 3.1.2.2 Derating for higher starting temperatures

Ausgesprochen informativ. Obendrein auch durchaus lustig. ;-)

http://www.nxp.com/documents/application_note/AN11158_ZH.pdf

Wers ernster mag:

http://www.nxp.com/documents/application_note/AN11158.pdf

-- 
---hdw---

[toc] | [prev] | [next] | [standalone]

#214440

Am 23.09.2016 um 11:06 schrieb Werner Holtfreter:

> Ist dabei auch die rechte senkrechte Linie der maximal erlaubten
> Spannung mit nach links zu schieben,

Nein, die Maximalspannung wird ja schon für die maximale 
Sperrschichttemperatur angegeben, zumindest bei den allermeisten 
Transistoren. Ausnahmen hab ich bisher nur bei richtig dicken Dinger 
gesehen, Puck-Gehäuse o.ä.



Gruß Dieter

[toc] | [prev] | [next] | [standalone]

#214493

Dieter Wiedmann wrote:

> Am 23.09.2016 um 11:06 schrieb Werner Holtfreter:
> 
>> Ist dabei auch die rechte senkrechte Linie der maximal erlaubten
>> Spannung mit nach links zu schieben,
> 
> Nein, die Maximalspannung wird ja schon für die maximale
> Sperrschichttemperatur angegeben, zumindest bei den allermeisten
> Transistoren. Ausnahmen hab ich bisher nur bei richtig dicken Dinger
> gesehen, Puck-Gehäuse o.ä.

Ich neige zu der gleichen Meinung, aber mich irritiert, dass im SOA-
Diagramm die 50 V rechts der senkrechten Spannungslinie eingetragen 
sind (und damit anscheinend im unzulässigen Bereich) und der folgende 
Satz direkt über dem Diagramm:

| Because of the effects of linear-mode operation, the current is
| maintained but the allowed drain-source voltage is derated.
-- 
Gruß Werner
"Falls man einen optischen Eindruck von der zukünftigen Bevölkerungs-
struktur des alten Kontinents gewinnen möchte: der Blick in den
Katalog eines großen schwedischen Möbelhauses genügt." KH Weissmann

[toc] | [prev] | [next] | [standalone]

#214715

On 23-09-2016 18:14, Werner Holtfreter wrote:
> Dieter Wiedmann wrote:
>
>> Am 23.09.2016 um 11:06 schrieb Werner Holtfreter:
>>
>>> Ist dabei auch die rechte senkrechte Linie der maximal erlaubten
>>> Spannung mit nach links zu schieben,
>>
>> Nein, die Maximalspannung wird ja schon für die maximale
>> Sperrschichttemperatur angegeben, zumindest bei den allermeisten
>> Transistoren. Ausnahmen hab ich bisher nur bei richtig dicken Dinger
>> gesehen, Puck-Gehäuse o.ä.
>
> Ich neige zu der gleichen Meinung, aber mich irritiert, dass im SOA-
> Diagramm die 50 V rechts der senkrechten Spannungslinie eingetragen
> sind (und damit anscheinend im unzulässigen Bereich) und der folgende
> Satz direkt über dem Diagramm:

Das gilt hier nur fuer das spezielle Beispiel: Der Beispiel-MOSFET hat 
eine Starttemperatur von 100 Grad anstelle der 25 Grad aus dem 
Datenblatt. Der erlaubte Temperaturanstieg ist daher im Beispiel genau 
die Haelfte der Datenblattangabe. Halber Temperaturanstieg bedeutet auch 
dass dem MOSFET nur die halbe Verlustleistung abverlangt werden kann. 
Unter diesen Bedingungen erhaelt man das SOA Diagramm bei 100 Grad eben 
wenn man die x-Achse mit dem Faktor einhalb skaliert, da dann die 
resultierende Leistungen eben nur halb so gross sind.

>
> | Because of the effects of linear-mode operation, the current is
> | maintained but the allowed drain-source voltage is derated.

Theoretisch hast du im vorhergehenden Beispiel die Moeglichkeit entweder 
die y-Achse (Strom) oder x-Achse (Spannung) zu halbieren. Also braucht 
man ein zusaetzliches Argument um die Spannung anstelle des Stromes zu 
halbieren. Ein hoher Strom haelt den MOSFET im negativen 
Feedbackbereich. Bei kleinen Stroemen kan der MOSFET im positiven 
Feedbackbereich und damit im thermischen Runaway enden, deshalb ist es 
durchaus wuenschenswert den MOSFET mit hohem Strom und niedriger 
Spannung zu betreiben.

Gruss
Klaus

[toc] | [prev] | [next] | [standalone]

#214720

Klaus Bahner wrote:

> On 23-09-2016 18:14, Werner Holtfreter wrote:
>> Dieter Wiedmann wrote:
>>
>>> Am 23.09.2016 um 11:06 schrieb Werner Holtfreter:
>>>
>>>> Ist dabei auch die rechte senkrechte Linie der maximal erlaubten
>>>> Spannung mit nach links zu schieben,
>>>
>>> Nein, die Maximalspannung wird ja schon für die maximale
>>> Sperrschichttemperatur angegeben, zumindest bei den allermeisten
>>> Transistoren. Ausnahmen hab ich bisher nur bei richtig dicken
>>> Dinger gesehen, Puck-Gehäuse o.ä.
>>
>> Ich neige zu der gleichen Meinung, aber mich irritiert, dass im
>> SOA- Diagramm die 50 V rechts der senkrechten Spannungslinie
>> eingetragen sind (und damit anscheinend im unzulässigen Bereich)
>> und der folgende Satz direkt über dem Diagramm:
> 
> Das gilt hier nur fuer das spezielle Beispiel: Der Beispiel-MOSFET
> hat eine Starttemperatur von 100 Grad anstelle der 25 Grad aus dem
> Datenblatt. Der erlaubte Temperaturanstieg ist daher im Beispiel
> genau die Haelfte der Datenblattangabe. Halber Temperaturanstieg
> bedeutet auch dass dem MOSFET nur die halbe Verlustleistung
> abverlangt werden kann. Unter diesen Bedingungen erhaelt man das SOA
> Diagramm bei 100 Grad eben wenn man die x-Achse mit dem Faktor
> einhalb skaliert, da dann die resultierende Leistungen eben nur halb
> so gross sind.
> 
>>
>> | Because of the effects of linear-mode operation, the current is
>> | maintained but the allowed drain-source voltage is derated.
> 
> Theoretisch hast du im vorhergehenden Beispiel die Moeglichkeit
> entweder die y-Achse (Strom) oder x-Achse (Spannung) zu halbieren.
> Also braucht man ein zusaetzliches Argument um die Spannung anstelle
> des Stromes zu halbieren. Ein hoher Strom haelt den MOSFET im
> negativen Feedbackbereich. Bei kleinen Stroemen kan der MOSFET im
> positiven Feedbackbereich und damit im thermischen Runaway enden,
> deshalb ist es durchaus wuenschenswert den MOSFET mit hohem Strom
> und niedriger Spannung zu betreiben.

Was ist das Fazit deiner Überlegungen? Muss man die Spannung 
reduzieren oder darf man wahlweise auch den Strom reduzieren?

Um die Sache noch zu komplizieren: Es gibt SOA-Diagramme, bei denen 
die Leistung bei zunehmender Spannung nicht gleich bleibt sondern 
abnimmt. Im doppelt-Logarithmischen Maßstab sieht man einen Knick. 
Diese Linie müsste man dann extrapolieren.
-- 
Gruß Werner
"Falls man einen optischen Eindruck von der zukünftigen Bevölkerungs-
struktur des alten Kontinents gewinnen möchte: der Blick in den
Katalog eines großen schwedischen Möbelhauses genügt." KH Weissmann

[toc] | [prev] | [next] | [standalone]

#214794

On 26-09-2016 23:00, Werner Holtfreter wrote:
> Klaus Bahner wrote:
>
[snip]

>>
>> Theoretisch hast du im vorhergehenden Beispiel die Moeglichkeit
>> entweder die y-Achse (Strom) oder x-Achse (Spannung) zu halbieren.
>> Also braucht man ein zusaetzliches Argument um die Spannung anstelle
>> des Stromes zu halbieren. Ein hoher Strom haelt den MOSFET im
>> negativen Feedbackbereich. Bei kleinen Stroemen kan der MOSFET im
>> positiven Feedbackbereich und damit im thermischen Runaway enden,
>> deshalb ist es durchaus wuenschenswert den MOSFET mit hohem Strom
>> und niedriger Spannung zu betreiben.
>
> Was ist das Fazit deiner Überlegungen? Muss man die Spannung
> reduzieren oder darf man wahlweise auch den Strom reduzieren?

Spannung reduzieren ist die sichere Wahl. Ein reduzierter Strom kan den 
FET in den Bereich thermischer Mitkopplung bringen.
Das gilt natuerlich nur wenn der FET den Strom aktiv regelt, also genau 
der sogenannte linear mode. Ist der Strom durch die externe Last 
begrenzt, dann ist das natuerlich kein Problem.

> Um die Sache noch zu komplizieren: Es gibt SOA-Diagramme, bei denen
> die Leistung bei zunehmender Spannung nicht gleich bleibt sondern
> abnimmt. Im doppelt-Logarithmischen Maßstab sieht man einen Knick.
> Diese Linie müsste man dann extrapolieren.

Der Knick wird eben genau durch den linear mode Effekt hervorgerufen. 
Ist sehr schoen in der Appnote beschrieben. Such nach Linear mode, Seite 
habe ich gerade nicht parat.

Gruss
Klaus

>

[toc] | [prev] | [next] | [standalone]

#214808

Klaus Bahner wrote:

> On 26-09-2016 23:00, Werner Holtfreter wrote:
>> Klaus Bahner wrote:
>>>
>>> Theoretisch hast du im vorhergehenden Beispiel die Moeglichkeit
>>> entweder die y-Achse (Strom) oder x-Achse (Spannung) zu halbieren.
>>> Also braucht man ein zusaetzliches Argument um die Spannung
>>> anstelle des Stromes zu halbieren. Ein hoher Strom haelt den
>>> MOSFET im negativen Feedbackbereich. Bei kleinen Stroemen kan der
>>> MOSFET im positiven Feedbackbereich und damit im thermischen
>>> Runaway enden, deshalb ist es durchaus wuenschenswert den MOSFET
>>> mit hohem Strom und niedriger Spannung zu betreiben.
>>
>> Was ist das Fazit deiner Überlegungen? Muss man die Spannung
>> reduzieren oder darf man wahlweise auch den Strom reduzieren?
> 
> Spannung reduzieren ist die sichere Wahl. Ein reduzierter Strom kan
> den FET in den Bereich thermischer Mitkopplung bringen.
> Das gilt natuerlich nur wenn der FET den Strom aktiv regelt, also
> genau der sogenannte linear mode. Ist der Strom durch die externe
> Last begrenzt, dann ist das natuerlich kein Problem.

In der geplanten Anwendung begrenzt ein Inrush Current Limiter
die Leistung am FET durch Multiplikation von Strom x Spannung, die am 
FET anliegt sowie deren Zeitdauer:

www.ti.com/lit/ds/symlink/lm25069.pdf

Die Eingangsspannung der Schaltung ist fest, der Inrush Current 
Limiter kann also nur den Strom absenken, um die Leistung am Limit zu 
halten.

Bewegt man sich damit auch bei nicht abgesenkter Spannung im sicheren 
Bereich oder kann die thermische Mitkopplung auf einem begrenzten Teil 
des Chips erfolgen, so dass es zu einer lokalen Überhitzung kommt?

>> Um die Sache noch zu komplizieren: Es gibt SOA-Diagramme, bei denen
>> die Leistung bei zunehmender Spannung nicht gleich bleibt sondern
>> abnimmt. Im doppelt-Logarithmischen Maßstab sieht man einen Knick.
>> Diese Linie müsste man dann extrapolieren.
> 
> Der Knick wird eben genau durch den linear mode Effekt
> hervorgerufen. Ist sehr schoen in der Appnote beschrieben. Such nach
> Linear mode, Seite habe ich gerade nicht parat.

Habe es gesehen aber nicht verstanden, ob damit eine lokale oder eine 
generelle Überhitzung des Chips gemeint ist.
-- 
Gruß Werner
Die evangelische Kirche hat diesen Weg des "dem Zeitgeist
nach dem Munde sprechen" damit bezahlt, von einer jenseitigen
Kirche in eine diesseitige NGO zu mutieren.     Peter Schmidt

[toc] | [prev] | [next] | [standalone]

#214812

Werner Holtfreter wrote:

> Klaus Bahner wrote: 
>> On 26-09-2016 23:00, Werner Holtfreter wrote:
>>> Klaus Bahner wrote:
>>>>
>>>> Theoretisch hast du im vorhergehenden Beispiel die Moeglichkeit
>>>> entweder die y-Achse (Strom) oder x-Achse (Spannung) zu
>>>> halbieren. Also braucht man ein zusaetzliches Argument um die
>>>> Spannung anstelle des Stromes zu halbieren. Ein hoher Strom haelt
>>>> den MOSFET im negativen Feedbackbereich. Bei kleinen Stroemen kan
>>>> der MOSFET im positiven Feedbackbereich und damit im thermischen
>>>> Runaway enden, deshalb ist es durchaus wuenschenswert den MOSFET
>>>> mit hohem Strom und niedriger Spannung zu betreiben.
>>>
>>> Was ist das Fazit deiner Überlegungen? Muss man die Spannung
>>> reduzieren oder darf man wahlweise auch den Strom reduzieren?
>> 
>> Spannung reduzieren ist die sichere Wahl. Ein reduzierter Strom kan
>> den FET in den Bereich thermischer Mitkopplung bringen.
>> Das gilt natuerlich nur wenn der FET den Strom aktiv regelt, also
>> genau der sogenannte linear mode. Ist der Strom durch die externe
>> Last begrenzt, dann ist das natuerlich kein Problem.
> 
> In der geplanten Anwendung begrenzt ein Inrush Current Limiter
> die Leistung am FET durch Multiplikation von Strom x Spannung, die
> am FET anliegt sowie deren Zeitdauer:
> 
> www.ti.com/lit/ds/symlink/lm25069.pdf
> 
> Die Eingangsspannung der Schaltung ist fest, der Inrush Current
> Limiter kann also nur den Strom absenken, um die Leistung am Limit
> zu halten.
> 
> Bewegt man sich damit auch bei nicht abgesenkter Spannung im
> sicheren Bereich oder kann die thermische Mitkopplung auf einem
> begrenzten Teil des Chips erfolgen, so dass es zu einer lokalen
> Überhitzung kommt?

Auch die Gefahr wäre noch abzuschätzen, dass die thermische 
Mitkopplung zu schnell ist, um sie mit der Regelschleife des Inrush 
Current Limiters zu beherrschen.

>>> Um die Sache noch zu komplizieren: Es gibt SOA-Diagramme, bei
>>> denen die Leistung bei zunehmender Spannung nicht gleich bleibt
>>> sondern abnimmt. Im doppelt-Logarithmischen Maßstab sieht man
>>> einen Knick. Diese Linie müsste man dann extrapolieren.
>> 
>> Der Knick wird eben genau durch den linear mode Effekt
>> hervorgerufen. Ist sehr schoen in der Appnote beschrieben. Such
>> nach Linear mode, Seite habe ich gerade nicht parat.
> 
> Habe es gesehen aber nicht verstanden, ob damit eine lokale oder
> eine generelle Überhitzung des Chips gemeint ist.
-- 
Gruß Werner

[toc] | [prev] | [next] | [standalone]

#214579

Am 23.09.2016 um 11:06 schrieb Werner Holtfreter:
> Hallo,

> Im Abschnitt 3.1.2.2 Derating for higher starting temperatures
>
> ist an Hand einer Grafik erklärt, wie Start-Temperaturen über 25°C im
> SOA-Diagramm zu behandeln sind: Durch Linksverschiebung der
> Kurvenschar.
>
> Ist dabei auch die rechte senkrechte Linie der maximal erlaubten
> Spannung mit nach links zu schieben,

Nein.

> mit der Folge, dass selbst
> kleinste Ströme mit der sonst zulässigen Spannung nicht mehr
> geschaltet werden dürften? (Das wäre ein wenig plausibles Ergebnis.)

Allerdings wenn tp und ID konstant gehalten werden, muß Vds abhängig von 
der Kristalltemperatur sinken Dazu RDS(on) Bild 7. So entnehme ich das 
dem Bild 14

-- 
---hdw---

[toc] | [prev] | [standalone]

Back to top | Article view | de.sci.electronics

csiph-web