Groups | Search | Server Info | Keyboard shortcuts | Login | Register [http] [https] [nntp] [nntps]

Groups > de.sci.electronics > #192736

Re: Verilog-Frage von VHDL-Programmierer

Show all headers | View raw

Am 22.09.2015 14:34, schrieb Mathias Weierganz:
> Ich versuche gerade Verilog zu lernen und übertrage dazu
> ein einfaches Programm von VHDL nach Verilog. Aber es funktioniert
> nicht und ich kann den Fehler nicht finden. Vermutlich wird es ganz
> einfach sein...
>

Es war ganz einfach - aber nicht einfach zu finden: Das Signal kommt
schlicht und ergreifend nicht an. Entweder ein Defekt im FPGA oder
im Layout. (Bei BGAs kann man halt schlecht messen)
Wenigstens sind meine Zweifel bezüglich meines ersten Verilogprogramms
jetzt behoben. Es funktioniert wie es soll.

Back to de.sci.electronics | Previous | Next — Previous in thread | Find similar | Unroll thread

Thread

Verilog-Frage von VHDL-Programmierer Mathias Weierganz <mathias.weierganz@gmx.net> - 2015-09-22 14:34 +0200
  Re: Verilog-Frage von VHDL-Programmierer Johann Klammer <klammerj@NOSPAM.a1.net> - 2015-09-22 15:37 +0200
    Re: Verilog-Frage von VHDL-Programmierer Mathias Weierganz <mathias.weierganz@gmx.net> - 2015-09-22 15:49 +0200
      Re: Verilog-Frage von VHDL-Programmierer Johann Klammer <klammerj@NOSPAM.a1.net> - 2015-09-22 21:54 +0200
        Re: Verilog-Frage von VHDL-Programmierer Mathias Weierganz <mathias.weierganz@gmx.net> - 2015-09-23 08:06 +0200
  Re: Verilog-Frage von VHDL-Programmierer Mathias Weierganz <mathias.weierganz@gmx.net> - 2015-09-23 11:41 +0200

csiph-web