Groups | Search | Server Info | Keyboard shortcuts | Login | Register [http] [https] [nntp] [nntps]

Groups > pl.comp.programming > #28309 > unrolled thread

FPGA z punktu widzenia programisty

Back to article view | Back to pl.comp.programming

Contents

  FPGA z punktu widzenia programisty Maciej Sobczak <see.my.homepage@gmail.com> - 2016-02-12 15:15 -0800
    Re: FPGA z punktu widzenia programisty Sebastian Biały <heby@poczta.onet.pl> - 2016-02-13 10:15 +0100
      Re: FPGA z punktu widzenia programisty Sebastian Biały <heby@poczta.onet.pl> - 2016-02-13 12:56 +0100
      Re: FPGA z punktu widzenia programisty Maciej Sobczak <see.my.homepage@gmail.com> - 2016-02-13 14:51 -0800
        Re: FPGA z punktu widzenia programisty Sebastian Biały <heby@poczta.onet.pl> - 2016-02-14 10:56 +0100
          Re: FPGA z punktu widzenia programisty Maciej Sobczak <see.my.homepage@gmail.com> - 2016-02-14 07:54 -0800
            Re: FPGA z punktu widzenia programisty Sebastian Biały <heby@poczta.onet.pl> - 2016-02-14 18:06 +0100
        Re: FPGA z punktu widzenia programisty "Pszemol" <Pszemol@PolBox.com> - 2016-02-27 06:56 -0600
          Re: FPGA z punktu widzenia programisty "M.M." <mmarszik@gmail.com> - 2016-02-27 06:59 -0800
            Re: FPGA z punktu widzenia programisty Sebastian Biały <heby@poczta.onet.pl> - 2016-02-27 18:33 +0100
              Re: FPGA z punktu widzenia programisty "M.M." <mmarszik@gmail.com> - 2016-02-27 12:04 -0800
                Re: FPGA z punktu widzenia programisty Sebastian Biały <heby@poczta.onet.pl> - 2016-02-27 21:29 +0100
                  Re: FPGA z punktu widzenia programisty "Pszemol" <Pszemol@PolBox.com> - 2016-02-27 16:10 -0600
                    Re: FPGA z punktu widzenia programisty RW <bloody_rabbit@gazeta.pl> - 2016-02-27 16:42 -0600
                      Re: FPGA z punktu widzenia programisty "Pszemol" <Pszemol@PolBox.com> - 2016-02-28 09:38 -0600
                        Re: FPGA z punktu widzenia programisty Roman W <bloody_rabbitREMOVETHIS@gazeta.pl> - 2016-02-28 15:45 +0000
          Re: FPGA z punktu widzenia programisty Maciej Sobczak <see.my.homepage@gmail.com> - 2016-02-29 00:37 -0800
            Re: FPGA z punktu widzenia programisty Sebastian Biały <heby@poczta.onet.pl> - 2016-02-29 19:43 +0100
              Re: FPGA z punktu widzenia programisty fir <profesor.fir@gmail.com> - 2016-03-06 01:49 -0800
      Re: FPGA z punktu widzenia programisty Wojciech Muła <wojtek.mula@gmail.com> - 2016-02-16 02:15 -0800
        Re: FPGA z punktu widzenia programisty Roman W <bloody_rabbitREMOVETHIS@gazeta.pl> - 2016-02-18 14:59 +0000
        Re: FPGA z punktu widzenia programisty Sebastian Biały <heby@poczta.onet.pl> - 2016-02-18 19:15 +0100
          Re: FPGA z punktu widzenia programisty "M.M." <mmarszik@gmail.com> - 2016-02-18 13:13 -0800
            Re: FPGA z punktu widzenia programisty Sebastian Biały <heby@poczta.onet.pl> - 2016-02-19 10:16 +0100
              Re: FPGA z punktu widzenia programisty "M.M." <mmarszik@gmail.com> - 2016-02-19 06:14 -0800
                Re: FPGA z punktu widzenia programisty Sebastian Biały <heby@poczta.onet.pl> - 2016-02-19 15:37 +0100
                  Re: FPGA z punktu widzenia programisty "M.M." <mmarszik@gmail.com> - 2016-02-19 07:34 -0800
                  Re: FPGA z punktu widzenia programisty Roman W <bloody_rabbitREMOVETHIS@gazeta.pl> - 2016-02-19 20:11 +0000
                    Re: FPGA z punktu widzenia programisty "M.M." <mmarszik@gmail.com> - 2016-02-19 14:06 -0800
                      Re: FPGA z punktu widzenia programisty Roman W <bloody_rabbitREMOVETHIS@gazeta.pl> - 2016-02-19 22:38 +0000
                      Re: FPGA z punktu widzenia programisty Sebastian Biały <heby@poczta.onet.pl> - 2016-02-20 12:18 +0100
                        Re: FPGA z punktu widzenia programisty "M.M." <mmarszik@gmail.com> - 2016-02-20 05:51 -0800
                          Re: FPGA z punktu widzenia programisty Sebastian Biały <heby@poczta.onet.pl> - 2016-02-20 15:13 +0100
                          Re: FPGA z punktu widzenia programisty Roman W <bloody_rabbitREMOVETHIS@gazeta.pl> - 2016-02-20 23:46 +0000
                            Re: FPGA z punktu widzenia programisty "M.M." <mmarszik@gmail.com> - 2016-02-22 02:30 -0800
                              Re: FPGA z punktu widzenia programisty Roman W <bloody_rabbitREMOVETHIS@gazeta.pl> - 2016-02-22 19:54 +0000
                                Re: FPGA z punktu widzenia programisty "M.M." <mmarszik@gmail.com> - 2016-02-22 14:30 -0800
                                  Re: FPGA z punktu widzenia programisty RW <bloody_rabbit@gazeta.pl> - 2016-02-27 15:24 -0600
    Re: FPGA z punktu widzenia programisty kropelka@gmail.com - 2016-02-15 09:04 -0800
    Re: FPGA z punktu widzenia programisty platformowe głupki <NOSPAMtestowanije@go2.pl> - 2016-02-17 18:50 +0100
      Re: FPGA z punktu widzenia programisty szemrany <szemrany@offline.off> - 2016-02-17 20:19 +0100
        Re: FPGA z punktu widzenia programisty platformowe głupki <NOSPAMtestowanije@go2.pl> - 2016-02-18 16:24 +0100
          Re: FPGA z punktu widzenia programisty platformowe głupki <NOSPAMtestowanije@go2.pl> - 2016-02-18 16:27 +0100
            Re: FPGA z punktu widzenia programisty "Pszemol" <Pszemol@PolBox.com> - 2016-02-27 06:37 -0600
              Re: FPGA z punktu widzenia programisty platformowe głupki <NOSPAMtestowanije@go2.pl> - 2016-02-28 15:38 +0100
                Re: FPGA z punktu widzenia programisty "Pszemol" <Pszemol@PolBox.com> - 2016-02-28 09:39 -0600
                  Re: FPGA z punktu widzenia programisty platformowe głupki <NOSPAMtestowanije@go2.pl> - 2016-03-02 17:59 +0100
                    Re: FPGA z punktu widzenia programisty "Pszemol" <Pszemol@PolBox.com> - 2016-03-05 07:52 -0600
                      Re: FPGA z punktu widzenia programisty platformowe głupki <NOSPAMtestowanije@go2.pl> - 2016-03-06 19:44 +0100
      Re: FPGA z punktu widzenia programisty "Pszemol" <Pszemol@PolBox.com> - 2016-02-27 06:41 -0600
        Re: FPGA z punktu widzenia programisty platformowe głupki <NOSPAMtestowanije@go2.pl> - 2016-02-28 15:40 +0100
          Re: FPGA z punktu widzenia programisty "Pszemol" <Pszemol@PolBox.com> - 2016-03-05 07:53 -0600

Page 2 of 3 — ← Prev page 1 [2] 3  Next page →

#28322

On Tue, 16 Feb 2016 02:15:15 -0800 (PST), Wojciech 
Muła<wojtek.mula@gmail.com> wrote:
> Co sądzisz o tym? (OpenCL na FPGA)
> 
https://www.altera.com/products/design-software/embedded-software-devel
oper=
> s/opencl/overview.html

U mnie w pracy używają Altera Quartus, zdaje się są zadowoleni.

RW

[toc] | [prev] | [next] | [standalone]

#28325

On 2016-02-16 11:15, Wojciech Muła wrote:
> Co sądzisz o tym? (OpenCL na FPGA)

Nie do konca rozumiem zamysł, skoro jednym z naturalnych targetow OpenCL 
jest FPGA (choć przyznam że jeszcze nie spotkałem urządzenia które to 
obsługuje).

Ponadto OpenCL to jednak jezyk szeregowy, tyle że odpalany w dużej 
ilości instancji. Programowanie FPGA/ASIC polega jednak na pozbyciu się 
szeregowości w najmniejszych detalach. IMHO opis imperatywnym, 
szeregowym jezykiem programowania prowadzi do kiepskiego syntezowania 
algorytmu na hardware. Ale doświadczeń nie mam.

[toc] | [prev] | [next] | [standalone]

#28326

On Thursday, February 18, 2016 at 7:16:17 PM UTC+1, Sebastian Biały wrote:
> On 2016-02-16 11:15, Wojciech Muła wrote:
> > Co sądzisz o tym? (OpenCL na FPGA)
> 
> Nie do konca rozumiem zamysł, skoro jednym z naturalnych targetow OpenCL 
> jest FPGA (choć przyznam że jeszcze nie spotkałem urządzenia które to 
> obsługuje).
> 
> Ponadto OpenCL to jednak jezyk szeregowy, tyle że odpalany w dużej 
> ilości instancji. Programowanie FPGA/ASIC polega jednak na pozbyciu się 
> szeregowości w najmniejszych detalach.

Na jakim najniższym poziomie to się programuje? Na poziomie bramki logicznej,
tranzysotra, czy jeszcze niżej?
Pozdrawiam

[toc] | [prev] | [next] | [standalone]

#28327

On 2016-02-18 22:13, M.M. wrote:
>> Ponadto OpenCL to jednak jezyk szeregowy, tyle że odpalany w dużej
>> ilości instancji. Programowanie FPGA/ASIC polega jednak na pozbyciu się
>> szeregowości w najmniejszych detalach.
> Na jakim najniższym poziomie to się programuje? Na poziomie bramki logicznej,
> tranzysotra, czy jeszcze niżej?

To zabawne pytanie bo odpowiedź nie istnieje ;)

Ogolnie ten sam jezyk (verilog/vhdl) pozwala na pisanie:

a) na poziomie testowania kodu (pi x drzwi odpowiednik unit testów). 
Przypomina to "normalne programowanie", w verilogu jest to nawet obiektowe.

b) na poziomie bardzo rozbudowanych asercji i nie tylko (nie ma 
sensownej analogii, może coverage kodu jest najbliżej ale to dalej kilometr)

c) na pozimie gruboskalowanego zachowania algorytmiki gdzie istnieją 
resztki normalnego programowania z pętlami, funckjami, zmiennymi 
lokalnymi itd.

d) na poziomie składania hardware z funkcjonalnych bloków tylko zamiast 
interfejsów zazwyczaj będą tam druty.

e) na poziomie pojedynczych bramek i przerzutników.

f) na poziomie modelowania zjawisk w tranzystorach (acz mocno z grubsza).

g) na poziomie zdarzeń (de facto każdy hdl jest językiem zorientowanym 
zdarzeniowo, troche jak erlang, ale tylko trochę).

Szczególnie elastyczny stał się tutaj verilog który załatwia wszystkie 
tematy, ale to głównie dlatego że jest chaotycznie rozwijany we 
wszystkie strony :D

Wielu ludzi z "normalnego programowania" przeżyje szok po wejściu w 
świat HDLa z uwagi na wiele idiotyzmów i workaroundów. Ale ciekawostką 
jest że np. w punkcie a) można wejśc z marszu, a w punkcie e)-g) studia 
z elektroniki to często za mało.

[toc] | [prev] | [next] | [standalone]

#28328

On Friday, February 19, 2016 at 10:17:47 AM UTC+1, Sebastian Biały wrote:
> On 2016-02-18 22:13, M.M. wrote:
> >> Ponadto OpenCL to jednak jezyk szeregowy, tyle że odpalany w dużej
> >> ilości instancji. Programowanie FPGA/ASIC polega jednak na pozbyciu się
> >> szeregowości w najmniejszych detalach.
> > Na jakim najniższym poziomie to się programuje? Na poziomie bramki logicznej,
> > tranzysotra, czy jeszcze niżej?
> 
> To zabawne pytanie bo odpowiedź nie istnieje ;)
> [...]
> wszystkie strony :D

To dzięki za... odpowiedź ;-)


> Wielu ludzi z "normalnego programowania" przeżyje szok po wejściu w 
> świat HDLa z uwagi na wiele idiotyzmów i workaroundów. Ale ciekawostką 
> jest że np. w punkcie a) można wejśc z marszu, a w punkcie e)-g) studia 
> z elektroniki to często za mało.
Więc dlaczego warto? Czy z powodu wydajności, ceny? Czy podobnego efektu nie 
da się uzyskać na uC albo PC? Czy jakieś inne powody?

Pozdrawiam

[toc] | [prev] | [next] | [standalone]

#28329

On 2016-02-19 15:14, M.M. wrote:
>> Wielu ludzi z "normalnego programowania" przeżyje szok po wejściu w
>> świat HDLa z uwagi na wiele idiotyzmów i workaroundów. Ale ciekawostką
>> jest że np. w punkcie a) można wejśc z marszu, a w punkcie e)-g) studia
>> z elektroniki to często za mało.
> Więc dlaczego warto?

Ponieważ istnoeją problemy które nie pasują do programowania 
szeregowego. Da się je rozwiązać tylko rownolegle, w hardware.

> Czy podobnego efektu nie
> da się uzyskać na uC albo PC?

Nie da się wielu. Okolice analizy obrazu, ogolnie przetwarzania 
sygnałów, systemy czasu rzeczywistego są są czesto niemożliwe do 
zastapienia uC, nawet wielordzeniowymim jesli przekroczysz pewien poziom 
danych/s. FPGA zapewnia ze można miec jednoczśnie np. milion "wątków", w 
dodatku w silnym rygorze czasowym, robiących to co mają robić 
optymalnie. Procesory szeregowe składają się głównie z podzespołów które 
przez większą część czasu nic nie robią.

> Czy jakieś inne powody?

Czasem bywa że ... pakuje się FPGA z powodu że nikt nie potrafi inaczej 
w zespole. Przykład jest np. Clip z Renault w którym FPGA (i to jaki 
ogrooomny) robi za konwerter usb<->magistrala samochodu + jakas prosta 
kryptografia. Mozna by się popukać w głowę, gdyby nie fakt że to dość 
częsta przypadłość korporacji - kasa nie gra roli.

Rozmawiałem nie tak dawno z pewnym kolesiem który głeboko wierzył w to 
że jeśli urządznie nie ma FPGA to jest "nieprofesjonalne" nawet jeśli 
jedyna funkcją jest miganie diodą. Tak że należy w tłumaczeniu procesu 
decyzyjnego firm hardwareowych dodać również czynnik religijno/garniturowy.

[toc] | [prev] | [next] | [standalone]

#28330

On Friday, February 19, 2016 at 3:38:51 PM UTC+1, Sebastian Biały wrote:
> On 2016-02-19 15:14, M.M. wrote:
> >> Wielu ludzi z "normalnego programowania" przeżyje szok po wejściu w
> >> świat HDLa z uwagi na wiele idiotyzmów i workaroundów. Ale ciekawostką
> >> jest że np. w punkcie a) można wejśc z marszu, a w punkcie e)-g) studia
> >> z elektroniki to często za mało.
> > Więc dlaczego warto?
> 
> Ponieważ istnoeją problemy które nie pasują do programowania 
> szeregowego. Da się je rozwiązać tylko rownolegle, w hardware.
> 
> > Czy podobnego efektu nie
> > da się uzyskać na uC albo PC?
> 
> Nie da się wielu. Okolice analizy obrazu, ogolnie przetwarzania 
> sygnałów, systemy czasu rzeczywistego są są czesto niemożliwe do 
> zastapienia uC, nawet wielordzeniowymim jesli przekroczysz pewien poziom 
> danych/s. FPGA zapewnia ze można miec jednoczśnie np. milion "wątków", w 
> dodatku w silnym rygorze czasowym, robiących to co mają robić 
> optymalnie. Procesory szeregowe składają się głównie z podzespołów które 
> przez większą część czasu nic nie robią.
> 
> > Czy jakieś inne powody?
> 
> Czasem bywa że ... pakuje się FPGA z powodu że nikt nie potrafi inaczej 
> w zespole. Przykład jest np. Clip z Renault w którym FPGA (i to jaki 
> ogrooomny) robi za konwerter usb<->magistrala samochodu + jakas prosta 
> kryptografia. Mozna by się popukać w głowę, gdyby nie fakt że to dość 
> częsta przypadłość korporacji - kasa nie gra roli.
> 
> Rozmawiałem nie tak dawno z pewnym kolesiem który głeboko wierzył w to 
> że jeśli urządznie nie ma FPGA to jest "nieprofesjonalne" nawet jeśli 
> jedyna funkcją jest miganie diodą. Tak że należy w tłumaczeniu procesu 
> decyzyjnego firm hardwareowych dodać również czynnik religijno/garniturowy.

Dziękuję za informacje.
Pozdrawiam

[toc] | [prev] | [next] | [standalone]

#28331

On Fri, 19 Feb 2016 15:37:39 +0100, Sebastian 
Biały<heby@poczta.onet.pl> wrote:
> Nie da się wielu. Okolice analizy obrazu, ogolnie przetwarzania 
> sygnałów, systemy czasu rzeczywistego są są czesto niemożliwe do 
> zastapienia uC, nawet wielordzeniowymim jesli przekroczysz pewien 
poziom 
> danych/s.

W mojej branży FPGA daje niższe opóźnienia.

RW

[toc] | [prev] | [next] | [standalone]

#28332

On Friday, February 19, 2016 at 9:11:49 PM UTC+1, Roman W wrote:
> On Fri, 19 Feb 2016 15:37:39 +0100, Sebastian 
> Biały<heby@poczta.onet.pl> wrote:
> > Nie da się wielu. Okolice analizy obrazu, ogolnie przetwarzania 
> > sygnałów, systemy czasu rzeczywistego są są czesto niemożliwe do 
> > zastapienia uC, nawet wielordzeniowymim jesli przekroczysz pewien 
> poziom 
> > danych/s.
> 
> W mojej branży FPGA daje niższe opóźnienia.
> 
> RW

Są jakieś standardowe benczmarki do porównywania FPGA, CPU, GPU? 
Pozdrawiam

[toc] | [prev] | [next] | [standalone]

#28333

On Fri, 19 Feb 2016 14:06:58 -0800 (PST), "M.M." <mmarszik@gmail.com> 
wrote:
> > W mojej branży FPGA daje niższe opóźnienia.
> Są jakieś standardowe benczmarki do porównywania FPGA, CPU, GPU?

U mnie nie, za dużo zależy od konkretnego zastosowania.

RW

[toc] | [prev] | [next] | [standalone]

#28334

On 2016-02-19 23:06, M.M. wrote:
> Są jakieś standardowe benczmarki do porównywania FPGA, CPU, GPU?

Nie przypuszczam abyś był w stanie porównać dwie różne domeny wprost bez 
kontekstu. Przydatnośc takich benchmarków byla by nikła a zastosowanie 
czasem powoduje że optymalne algorytmy są inne.

[toc] | [prev] | [next] | [standalone]

#28335

On Saturday, February 20, 2016 at 12:19:32 PM UTC+1, Sebastian Biały wrote:
> On 2016-02-19 23:06, M.M. wrote:
> > Są jakieś standardowe benczmarki do porównywania FPGA, CPU, GPU?
> 
> Nie przypuszczam abyś był w stanie porównać dwie różne domeny wprost bez 
> kontekstu. Przydatnośc takich benchmarków byla by nikła a zastosowanie 
> czasem powoduje że optymalne algorytmy są inne.

Przydatność byłaby taka, że osoba przeglądająca benchmark, wiedziałby w
jakich zastosowaniach, jakim nakładem pracy i kosztów, uzyskano dany efekt.
Innymi słowy, wiedziałaby do czego warto stosować i z jakim narzutem 
pracy i kosztów dane zastosowanie się wiąże.

Pozdrawiam

[toc] | [prev] | [next] | [standalone]

#28336

On 2016-02-20 14:51, M.M. wrote:
>> Nie przypuszczam abyś był w stanie porównać dwie różne domeny wprost bez
>> kontekstu. Przydatnośc takich benchmarków byla by nikła a zastosowanie
>> czasem powoduje że optymalne algorytmy są inne.
> Przydatność byłaby taka, że osoba przeglądająca benchmark, wiedziałby w
> jakich zastosowaniach, jakim nakładem pracy i kosztów, uzyskano dany efekt.
> Innymi słowy, wiedziałaby do czego warto stosować i z jakim narzutem
> pracy i kosztów dane zastosowanie się wiąże.

Tak jak mówie, benchmarki sa przydatne tylko do zbliżonych architektur. 
Dla różnych, a cpu i fpga są fundamentalnie różne, trzeba wiedzieć co 
się robi. W ogólności fpga zawsze wygra ponieważ fpga da się przerobić 
na procesor szeregowy (pomijam czy akurat ~4GHz). W drugą stronę się nie 
da. Ale patrząc na to ekonomicznie fpga są absurdalnie drogie zaróno pod 
kątem krzemu jak i ludzi którzy je "programują".

Gdyby ktoś sprzedawał fpga ktore potrafi pomiescić core AVR za $5 to idę 
o zakład że typowe uC znikneły by z rynku w mgnieniu oka. Z przyczyn 
pozatechnicznych tak nie jest.

[toc] | [prev] | [next] | [standalone]

#28337

On Sat, 20 Feb 2016 05:51:16 -0800 (PST), "M.M." <mmarszik@gmail.com> 
wrote:
> Przydatność byłaby taka, że osoba przeglądająca benchmark, wied=
> ziałby w
> jakich zastosowaniach, jakim nakładem pracy i kosztów, uzyskano 
dany ef=
> ekt.
> Innymi słowy, wiedziałaby do czego warto stosować i z jakim 
narzutem=
> pracy i kosztów dane zastosowanie się wiąże.

Osoba = pracownik konkurencyjnej firmy ;-)

RW

[toc] | [prev] | [next] | [standalone]

#28338

On Sunday, February 21, 2016 at 12:46:25 AM UTC+1, Roman W wrote:
> On Sat, 20 Feb 2016 05:51:16 -0800 (PST), "M.M." <mmarszik@gmail.com> 
> wrote:
> > Przydatność byłaby taka, że osoba przeglądająca benchmark, wied=
> > ziałby w
> > jakich zastosowaniach, jakim nakładem pracy i kosztów, uzyskano 
> dany ef=
> > ekt.
> > Innymi słowy, wiedziałaby do czego warto stosować i z jakim 
> narzutem=
> > pracy i kosztów dane zastosowanie się wiąże.
> 
> Osoba = pracownik konkurencyjnej firmy ;-)
> 
> RW

Albo
Osoba = potencjalny klient chcący zakupić trochę sprzętu komputerowego.

Pozdrawiam

[toc] | [prev] | [next] | [standalone]

#28339

On Mon, 22 Feb 2016 02:30:57 -0800 (PST), "M.M." <mmarszik@gmail.com> 
wrote:
> Albo
> Osoba = potencjalny klient chcący zakupić trochę sprzętu komput=
> erowego.

Producent sprzetu nie zrobi  wiarygodnego benchmarku do HFT.

RW

[toc] | [prev] | [next] | [standalone]

#28340

On Monday, February 22, 2016 at 8:54:45 PM UTC+1, Roman W wrote:
> On Mon, 22 Feb 2016 02:30:57 -0800 (PST), "M.M." <mmarszik@gmail.com> 
> wrote:
> > Albo
> > Osoba = potencjalny klient chcący zakupić trochę sprzętu komput=
> > erowego.
> 
> Producent sprzetu nie zrobi  wiarygodnego benchmarku do HFT.
> 
> RW

Jeden producent na pewno nie. Jakby robiło kilku, to byśmy przynajmniej
wiedzieli, że każdy swoje starał się zrobić jak najlepiej. Nie ciągnijmy,
nie ma, to nie ma.

Pozdrawiam

[toc] | [prev] | [next] | [standalone]

#28349

On Mon, 22 Feb 2016 14:30:02 -0800, M.M. wrote:

> On Monday, February 22, 2016 at 8:54:45 PM UTC+1, Roman W wrote:
>> On Mon, 22 Feb 2016 02:30:57 -0800 (PST), "M.M." <mmarszik@gmail.com>
>> wrote:
>> > Albo Osoba = potencjalny klient chcący zakupić trochę sprzętu komput=
>> > erowego.
>> 
>> Producent sprzetu nie zrobi  wiarygodnego benchmarku do HFT.
>> 
>> RW
> 
> Jeden producent na pewno nie. Jakby robiło kilku, to byśmy przynajmniej
> wiedzieli, że każdy swoje starał się zrobić jak najlepiej. Nie
> ciągnijmy,
> nie ma, to nie ma.

Ten koles gada "do rzeczy": http://stackoverflow.com/a/22082528/59557

RW

[toc] | [prev] | [next] | [standalone]

#28318

W dniu sobota, 13 lutego 2016 00:15:02 UTC+1 użytkownik Maciej Sobczak napisał:
> Coś w tym temacie warto szczególnie albo czegoś szczególnie nie warto? Literatura szczególnie warta polecenia? Itd.
Po prostu sciagnij sobie np. Quartusa ze strony Altery (o ile nie trafisz na przerwe konserwacyjna,
oni raz w tygodniu wylaczaja serwery z downloadem, zeby, no nie wiem, wentylatory naoliwic?)
i zobacz jak wyglada caly workflow. W samym srodowisku (bez fizycznego FPGA) mozesz zrobic 
wszystko poza dzialaniem ukladu na rzeczywistej kostce. Tam jeszcze wypada sciagnac ModelSima
do symulacji dzialania (stare Quartusy mialy prosty symulator, ale zdecydowali sie tego pozbyc
na korzysc podpinania zewnetrznego oprogramowania wprost z horroru) ukladow.

Jesli chodzi o alternatywne metody pracy to mozesz sobie oskryptowac w TCLu niektore
czynnosci. 

Na studiach implementowalem mikroprocesor w FPGA, wolalbym o tym zapomniec;)

Pozdrawiam, 
-- 
Karol Piotrowski

[toc] | [prev] | [next] | [standalone]

#28320

vhdl to moim zdaniem język stworzony przez ludzi chorych umysłowo...
próbowałem się z nim oswoić, ale nie dałem rady...

[toc] | [prev] | [next] | [standalone]

Page 2 of 3 — ← Prev page 1 [2] 3  Next page →

Back to top | Article view | pl.comp.programming

csiph-web