Groups | Search | Server Info | Keyboard shortcuts | Login | Register [http] [https] [nntp] [nntps]

Groups > de.sci.electronics > #223697 > unrolled thread

Ab wann Längenanpassung bei parallelem Bus?

Back to article view | Back to de.sci.electronics

Contents

  Ab wann Längenanpassung bei parallelem Bus? Andreas Weber <info@tech-chat.de> - 2017-02-22 19:56 +0100
    Re: Ab wann Längenanpassung bei parallelem Bus? Joerg <news@analogconsultants.com> - 2017-02-22 12:48 -0800
      Re: Ab wann Längenanpassung bei parallelem Bus? Andreas Weber <info@tech-chat.de> - 2017-02-24 19:50 +0100
        Re: Ab wann Längenanpassung bei parallelem Bus? Joerg <news@analogconsultants.com> - 2017-02-25 11:16 -0800

#223697 — Ab wann Längenanpassung bei parallelem Bus?

Hallo zusammen.

Ab wann macht es eigentlich Sinn, die einzelnen Datenleitungen eines
parallelen Bus über Mäandrierung gleich lang fürs Platinenlayout zu machen?

Konkret geht es um einen LVDS Transmitter (SN75LVDS83B) der über 28 Pins
(3x8Bit RGB, Hsync, Vsync, DE, PCLK) an einem Raspberry Comuter Module 3
hängt.

Der Pixelclock beträgt 65MHz, ohne Anpassung der Länge wäre die kürzeste
Leitung ca 40mm lang und die Längste 100mm. Die Laufzeitdifferenz wäre
damit ca. 60e-3/2e8 = 0.3ns entspricht ca. 2% der Periodendauer bei
65MHz. Hört sich für mich nicht problematisch an.

Ist das soweit richtig gedacht? Und ist es z.B. aus Sicht etwaiger
Emissionen nicht sogar vorteilhaft, wenn die einzelen Bits versetzt
eintrudeln?

TIA, Gruß Andy

[toc] | [next] | [standalone]

#223698

On 2017-02-22 10:56, Andreas Weber wrote:
> Hallo zusammen.
>
> Ab wann macht es eigentlich Sinn, die einzelnen Datenleitungen eines
> parallelen Bus über Mäandrierung gleich lang fürs Platinenlayout zu machen?
>

Wenn ein guter Teil des set-up Fensters aufgebraucht ist. Einige zig 
Prozent davon.


> Konkret geht es um einen LVDS Transmitter (SN75LVDS83B) der über 28 Pins
> (3x8Bit RGB, Hsync, Vsync, DE, PCLK) an einem Raspberry Comuter Module 3
> hängt.
>
> Der Pixelclock beträgt 65MHz, ohne Anpassung der Länge wäre die kürzeste
> Leitung ca 40mm lang und die Längste 100mm. Die Laufzeitdifferenz wäre
> damit ca. 60e-3/2e8 = 0.3ns entspricht ca. 2% der Periodendauer bei
> 65MHz. Hört sich für mich nicht problematisch an.
>

Ist es auch nicht. 65MHz ist ja auch gemuetlich.


> Ist das soweit richtig gedacht? Und ist es z.B. aus Sicht etwaiger
> Emissionen nicht sogar vorteilhaft, wenn die einzelen Bits versetzt
> eintrudeln?
>

Das bringt kaum etwas. Selbst wenn Du sie bewusst um 180 Grad 
gegeneinander phasenversetzt sendest und empfaengst, weiss man nie, 
welche davon Low und welche High sind. Nutzen taete symmetrische 
Uebertragung, doch dann hast Du die doppelte Zahl an Leitungen.

-- 
Gruesse, Joerg

http://www.analogconsultants.com/

[toc] | [prev] | [next] | [standalone]

#223753

Am 22.02.2017 um 21:48 schrieb Joerg:
> On 2017-02-22 10:56, Andreas Weber wrote:
>> Konkret geht es um einen LVDS Transmitter (SN75LVDS83B) der über 28 Pins
>> (3x8Bit RGB, Hsync, Vsync, DE, PCLK) an einem Raspberry Comuter Module 3
>> hängt.
>>
>> Der Pixelclock beträgt 65MHz, ohne Anpassung der Länge wäre die kürzeste
>> Leitung ca 40mm lang und die Längste 100mm. Die Laufzeitdifferenz wäre
>> damit ca. 60e-3/2e8 = 0.3ns entspricht ca. 2% der Periodendauer bei
>> 65MHz. Hört sich für mich nicht problematisch an.
>>
> 
> Ist es auch nicht. 65MHz ist ja auch gemuetlich.

Okay, danke. Also ist die Empfehlung die Leitungslängen einfach zu
ignorieren oder zumindest schauen, dass PCLK gleich lang wie die längste
Datenleitung ist?

Gruß Andy

[toc] | [prev] | [next] | [standalone]

#223776

On 2017-02-24 10:50, Andreas Weber wrote:
> Am 22.02.2017 um 21:48 schrieb Joerg:
>> On 2017-02-22 10:56, Andreas Weber wrote:
>>> Konkret geht es um einen LVDS Transmitter (SN75LVDS83B) der über 28 Pins
>>> (3x8Bit RGB, Hsync, Vsync, DE, PCLK) an einem Raspberry Comuter Module 3
>>> hängt.
>>>
>>> Der Pixelclock beträgt 65MHz, ohne Anpassung der Länge wäre die kürzeste
>>> Leitung ca 40mm lang und die Längste 100mm. Die Laufzeitdifferenz wäre
>>> damit ca. 60e-3/2e8 = 0.3ns entspricht ca. 2% der Periodendauer bei
>>> 65MHz. Hört sich für mich nicht problematisch an.
>>>
>>
>> Ist es auch nicht. 65MHz ist ja auch gemuetlich.
>
> Okay, danke. Also ist die Empfehlung die Leitungslängen einfach zu
> ignorieren oder zumindest schauen, dass PCLK gleich lang wie die längste
> Datenleitung ist?
>

Im Prinzip ja. Wichtig sind Setup Und Hold Zeiten, die es einzuhalten 
gilt. Die Daten sollten nur weit ausserhalb dieses Fensters wechseln.

IME ist die Leitungsanpassung wichtiger als Maeander und all solche 
Tricks. Woebi das bei 65MHz und 100mm ebenfalls noch nicht sehr kritisch 
ist.

Ein alter Trick, die "Gesundheit" der ankommenden Daten in Sachen Timing 
im Verhaeltnis zum Takt sowie auf Ausschwinger zu untersuchen, ist der 
Anschluss des Oszilloskops ueber Koaxkabel. Da man die Datenleitungen 
nicht zusaetzlich mit 50 Ohm belasten kann, nimmt man 20:1 
Spannungsteiler oder aehnlich. So, dass sich fuer das Koaxkabel etwa 50 
Ohm ergibt. Die Oszilloskop-Eingaenge dann ebenfalls auf 50 Ohm schalten 
oder mit Abschluss versehen.

-- 
Gruesse, Joerg

http://www.analogconsultants.com/

[toc] | [prev] | [standalone]

Back to top | Article view | de.sci.electronics

csiph-web