Groups | Search | Server Info | Keyboard shortcuts | Login | Register [http] [https] [nntp] [nntps]
Groups > de.sci.electronics > #235040
| From | Gerhard Hoffmann <gerhard@hoffmann-hochfrequenz.de> |
|---|---|
| Newsgroups | de.sci.electronics |
| Subject | Re: VHDL-Frage zu for-loops |
| Date | 2017-11-08 08:45 +0100 |
| Message-ID | <f6fr0uFjl7gU1@mid.individual.net> (permalink) |
| References | <otsel0$uj5$1@news.albasani.net> <otsg0j$rnn$1@news.albasani.net> <otsgsi$oav$1@news.albasani.net> |
Am 07.11.2017 um 15:44 schrieb Mathias Weierganz: > Am 07.11.2017 um 15:29 schrieb Newdo: >> >> Irgendwann muss schon jemand die Konstanten eintippen... >> > > Der Witz ist ja, dass ich eine Rechenvorschrift für die Bildung des > Dividers formulieren kann (10000/x - 1, wobei x von 1 bis 99 läuft). > Da der Wert 10000 von der Taktfrequenz abhängt, möchte ich das gerne > allgemeingültig (und kurz) programmieren. für große Werte von 10000... Mal eben kurz geht in VHDL erstmal garnix. :-( Ich habe auf opencores.org eine sinus/cosinus-Funktion abgelegt. Die enthält Tabellen, die zur Compilierzeit vom Compiler berechnet werden. Die Resultate werden dann in ROMs verpackt. Zur Compilierzeit steht einem noch alles zur Verfügung, was der Compiler an den PC durchreichen kann, also sin, cos, tan, log, dividieren, files lesen und so weiter. Das meiste an den Quellen, wie die Erweiterung von 90 auf 360 Grad, das automatisierte Pipelining oder das Erzeugen von sin & cos gleichzeitig aus einer einzigen Tabelle für einen komplexen Mischer wirst du einfach streichen können. Was dich interessiert ist nur die Deklaration der Tabelle und die Funktion initialisiere_tabelle() oder so. < https://opencores.org/project,sincos > Wenn sich die 10000 noch ändern können wenn das FPGA schon "fertig ist" wirst du im Chip einen Dividierer brauchen. Für begrenzte Genauigkeit kannst du den auch als ROM erschlagen oder du musst halt mehrere Tabellen vorausberechnen. Gruß, Gerhard Variables won't, and constants aren't.
Back to de.sci.electronics | Previous | Next — Previous in thread | Next in thread | Find similar | Unroll thread
VHDL-Frage zu for-loops Mathias Weierganz <mathias.weierganz@htp-tel.de> - 2017-11-07 15:06 +0100
Re: VHDL-Frage zu for-loops Newdo <Newdo@ifmd.de> - 2017-11-07 15:29 +0100
Re: VHDL-Frage zu for-loops Mathias Weierganz <mathias.weierganz@htp-tel.de> - 2017-11-07 15:44 +0100
Re: VHDL-Frage zu for-loops Newdo <Newdo@ifmd.de> - 2017-11-07 15:48 +0100
Re: VHDL-Frage zu for-loops Newdo <Newdo@ifmd.de> - 2017-11-07 15:52 +0100
Re: VHDL-Frage zu for-loops Newdo <Newdo@ifmd.de> - 2017-11-07 15:54 +0100
Re: VHDL-Frage zu for-loops Gerhard Hoffmann <gerhard@hoffmann-hochfrequenz.de> - 2017-11-08 08:45 +0100
Re: VHDL-Frage zu for-loops Mathias Weierganz <mathias.weierganz@htp-tel.de> - 2017-11-08 14:43 +0100
csiph-web