Groups | Search | Server Info | Keyboard shortcuts | Login | Register [http] [https] [nntp] [nntps]

Groups > de.sci.electronics > #280359 > unrolled thread

Ursache fuer Defekt

Started byHans-Juergen Schneider <echo@hrz.tu-chemnitz.de>
First post2020-05-09 10:21 +0200
Last post2020-05-10 15:36 +0200
Articles 20 on this page of 83 — 25 participants

Back to article view | Back to de.sci.electronics

Contents

  Ursache fuer Defekt Hans-Juergen Schneider <echo@hrz.tu-chemnitz.de> - 2020-05-09 10:21 +0200
    Re: Ursache fuer Defekt Rafael Deliano <rafael_deliano@arcor.de> - 2020-05-09 12:01 +0200
      Re: Ursache fuer Defekt Gerrit Heitsch <gerrit@laosinh.s.bawue.de> - 2020-05-09 12:27 +0200
      Re: Ursache fuer Defekt "Wolfgang Allinger" <all2001@spambog.com> - 2020-05-09 07:04 -0400
    Re: Ursache fuer Defekt Hergen Lehmann <hlehmann.expires.5-11@snafu.de> - 2020-05-09 12:00 +0200
      Re: Ursache fuer Defekt Wolfgang <wsc.allmail@web.de> - 2020-05-09 15:44 +0200
    Re: Ursache fuer Defekt Kurt <kurt.bindl@t-online.de> - 2020-05-09 12:32 +0200
      Re: Ursache fuer Defekt Helmut Wabnig <hwabnig@.- --- -.dotat> - 2020-05-09 16:52 +0200
    Re: Ursache fuer Defekt Eric Bruecklmeier <usenet@nerdcraft.de> - 2020-05-09 12:35 +0200
    Re: Ursache fuer Defekt Helmut Schellong <rip@schellong.biz> - 2020-05-09 15:55 +0200
      Re: Ursache fuer Defekt Rolf Bombach <rolfnospambombach@invalid.invalid> - 2020-05-09 18:17 +0200
        Re: Ursache fuer Defekt Helmut Schellong <rip@schellong.biz> - 2020-05-09 19:35 +0200
        Re: Ursache fuer Defekt Hans-Peter Diettrich <DrDiettrich1@aol.com> - 2020-05-09 20:20 +0200
          Re: Ursache fuer Defekt Helmut Schellong <rip@schellong.biz> - 2020-05-09 21:35 +0200
          Re: Ursache fuer Defekt Rafael Deliano <rafael_deliano@arcor.de> - 2020-05-10 08:19 +0200
            Re: Ursache fuer Defekt Hans-Peter Diettrich <DrDiettrich1@aol.com> - 2020-05-10 09:19 +0200
            Re: Ursache fuer Defekt Hanno Foest <hurga-news2@tigress.com> - 2020-05-10 13:55 +0200
              Re: Ursache fuer Defekt Eric Bruecklmeier <usenet@nerdcraft.de> - 2020-05-10 14:16 +0200
              Re: Ursache fuer Defekt Rafael Deliano <rafael_deliano@arcor.de> - 2020-05-10 15:00 +0200
              Re: Ursache fuer Defekt Hergen Lehmann <hlehmann.expires.5-11@snafu.de> - 2020-05-10 15:02 +0200
                Re: Ursache fuer Defekt Hanno Foest <hurga-news2@tigress.com> - 2020-05-10 23:07 +0200
                  Re: Ursache fuer Defekt Rolf Bombach <rolfnospambombach@invalid.invalid> - 2020-05-11 22:21 +0200
                    Re: Ursache fuer Defekt Marc Haber <mh+usenetspam1118@zugschl.us> - 2020-05-12 13:54 +0200
                      Re: Ursache fuer Defekt Gerhard Hoffmann <dk4xp@arcor.de> - 2020-05-12 14:20 +0200
                        Re: Ursache fuer Defekt Thomas Prufer <prufer.public@mnet-online.de.invalid> - 2020-05-12 16:53 +0200
                        Re: Ursache fuer Defekt Rolf Bombach <rolfnospambombach@invalid.invalid> - 2020-05-12 21:00 +0200
                          Re: Ursache fuer Defekt Roland Franzius <roland.franzius@uos.de> - 2020-05-13 06:14 +0200
                            Re: Ursache fuer Defekt Rolf Bombach <rolfnospambombach@invalid.invalid> - 2020-05-20 21:56 +0200
                              Re: Ursache fuer Defekt Gerhard Hoffmann <dk4xp@arcor.de> - 2020-05-20 23:13 +0200
                                Re: Ursache fuer Defekt Rolf Bombach <rolfnospambombach@invalid.invalid> - 2020-05-23 22:41 +0200
                      Re: Ursache fuer Defekt Willi Marquart <usenet@neppi.net> - 2020-05-12 14:24 +0200
                        Re: Ursache fuer Defekt Gerhard Hoffmann <dk4xp@arcor.de> - 2020-05-12 14:31 +0200
                          Re: Ursache fuer Defekt Gerrit Heitsch <gerrit@laosinh.s.bawue.de> - 2020-05-12 14:35 +0200
                          Re: Ursache fuer Defekt Willi Marquart <usenet@neppi.net> - 2020-05-12 14:42 +0200
                            Re: Ursache fuer Defekt Helmut Schellong <rip@schellong.biz> - 2020-05-12 15:09 +0200
                              Re: Ursache fuer Defekt Sieghard Schicktanz <Sieghard.Schicktanz@SchS.de> - 2020-05-12 23:59 +0200
                                Re: Ursache fuer Defekt Helmut Schellong <rip@schellong.biz> - 2020-05-13 00:32 +0200
                                  Re: Ursache fuer Defekt Sieghard Schicktanz <Sieghard.Schicktanz@SchS.de> - 2020-05-13 23:12 +0200
                                    Re: Ursache fuer Defekt Helmut Schellong <rip@schellong.biz> - 2020-05-14 13:48 +0200
                                Re: Ursache fuer Defekt Gerhard Hoffmann <dk4xp@arcor.de> - 2020-05-13 01:23 +0200
                                Re: Ursache fuer Defekt Hans-Peter Diettrich <DrDiettrich1@aol.com> - 2020-05-13 11:26 +0200
                          Re: Ursache fuer Defekt Hans-Juergen Schneider <echo@hrz.tu-chemnitz.de> - 2020-05-12 16:40 +0200
                          Re: Ursache fuer Defekt Thomas Prufer <prufer.public@mnet-online.de.invalid> - 2020-05-12 18:35 +0200
                        Re: Ursache fuer Defekt Marc Haber <mh+usenetspam1118@zugschl.us> - 2020-05-12 14:52 +0200
                          Re: Ursache fuer Defekt Willi Marquart <usenet@neppi.net> - 2020-05-12 14:57 +0200
                            Re: Ursache fuer Defekt Marc Haber <mh+usenetspam1118@zugschl.us> - 2020-05-13 07:19 +0200
                              Re: Ursache fuer Defekt Rolf Bombach <rolfnospambombach@invalid.invalid> - 2020-05-20 22:13 +0200
            Re: Ursache fuer Defekt Michael Schwingen <news-1513678000@discworld.dascon.de> - 2020-05-10 18:38 +0000
              Re: Ursache fuer Defekt Rafael Deliano <rafael_deliano@arcor.de> - 2020-05-11 18:17 +0200
          Re: Ursache fuer Defekt Rolf Bombach <rolfnospambombach@invalid.invalid> - 2020-05-10 20:04 +0200
            Re: Ursache fuer Defekt Rafael Deliano <rafael_deliano@arcor.de> - 2020-05-10 20:36 +0200
              Re: Ursache fuer Defekt Rolf Bombach <rolfnospambombach@invalid.invalid> - 2020-05-11 22:30 +0200
            Re: Ursache fuer Defekt Hans-Peter Diettrich <DrDiettrich1@aol.com> - 2020-05-10 23:22 +0200
        Re: Ursache fuer Defekt Rafael Deliano <rafael_deliano@arcor.de> - 2020-05-10 08:38 +0200
      Re: Ursache fuer Defekt Kurt <kurt.bindl@t-online.de> - 2020-05-09 18:23 +0200
        Re: Ursache fuer Defekt Sebastian Wolf <invalid@invalid.net> - 2020-05-09 18:40 +0200
        Re: Ursache fuer Defekt Gerrit Heitsch <gerrit@laosinh.s.bawue.de> - 2020-05-09 18:46 +0200
        Re: Ursache fuer Defekt Helmut Schellong <rip@schellong.biz> - 2020-05-09 19:47 +0200
          Re: Ursache fuer Defekt Kurt <kurt.bindl@t-online.de> - 2020-05-09 22:52 +0200
            Re: Ursache fuer Defekt Sebastian Wolf <invalid@invalid.net> - 2020-05-10 00:38 +0200
            Re: Ursache fuer Defekt Hans-Peter Diettrich <DrDiettrich1@aol.com> - 2020-05-10 09:11 +0200
              Re: Ursache fuer Defekt Helmut Schellong <rip@schellong.biz> - 2020-05-10 10:52 +0200
              Re: Ursache fuer Defekt Eric Bruecklmeier <usenet@nerdcraft.de> - 2020-05-10 11:27 +0200
              Re: Ursache fuer Defekt Christian Treffler <CTreffler.NG.Dev0@gmx.net> - 2020-05-10 11:54 +0200
                Re: Ursache fuer Defekt Gerrit Heitsch <gerrit@laosinh.s.bawue.de> - 2020-05-10 12:00 +0200
                  Re: Ursache fuer Defekt Christian Treffler <CTreffler.NG.Dev0@gmx.net> - 2020-05-10 12:07 +0200
                    Re: Ursache fuer Defekt Gerhard Hoffmann <dk4xp@arcor.de> - 2020-05-10 13:14 +0200
                Re: Ursache fuer Defekt Hans-Peter Diettrich <DrDiettrich1@aol.com> - 2020-05-10 14:40 +0200
                  Re: Ursache fuer Defekt Rolf Bombach <rolfnospambombach@invalid.invalid> - 2020-05-10 21:48 +0200
              Re: Ursache fuer Defekt Rainer Knaepper <rainerk@smial.prima.de> - 2020-05-10 17:22 +0200
              Re: Ursache fuer Defekt Kurt <kurt.bindl@t-online.de> - 2020-05-10 21:31 +0200
                Re: Ursache fuer Defekt Sebastian Wolf <invalid@invalid.net> - 2020-05-10 21:59 +0200
                Re: Ursache fuer Defekt Rolf Bombach <rolfnospambombach@invalid.invalid> - 2020-05-11 22:33 +0200
                  Re: Ursache fuer Defekt Kurt <kurt.bindl@t-online.de> - 2020-05-11 23:01 +0200
                    Re: Ursache fuer Defekt Hans-Peter Diettrich <DrDiettrich1@aol.com> - 2020-05-12 00:21 +0200
                      Re: Ursache fuer Defekt Kurt <kurt.bindl@t-online.de> - 2020-05-12 07:10 +0200
                        Re: Ursache fuer Defekt Martin Τrautmann <t-usenet@gmx.net> - 2020-05-12 07:29 +0200
                          Re: Ursache fuer Defekt Helmut Schellong <rip@schellong.biz> - 2020-05-12 14:34 +0200
                  Re: Ursache fuer Defekt Christian Treffler <CTreffler.NG.Dev0@gmx.net> - 2020-05-14 09:33 +0200
                    Re: Ursache fuer Defekt Helmut Schellong <rip@schellong.biz> - 2020-05-14 13:16 +0200
          Re: Ursache fuer Defekt Rolf Bombach <rolfnospambombach@invalid.invalid> - 2020-05-10 20:12 +0200
    Re: Ursache fuer Defekt Wolfgang Martens <na3506b2013@t-online.de> - 2020-05-10 00:18 +0200
    Re: Ursache fuer Defekt Rainer Knaepper <rainerk@smial.prima.de> - 2020-05-10 15:36 +0200

Page 4 of 5 — ← Prev page 1 2 3 [4] 5  Next page →

#280516

FromHans-Peter Diettrich <DrDiettrich1@aol.com>
Date2020-05-10 09:11 +0200
Message-ID<hhpqkeF5861U2@mid.individual.net>
In reply to#280501
Am 09.05.2020 um 22:52 schrieb Kurt:

> Jede Temperaturänderung ist Stress für Bauteile, egal welcher Art.
> Sind es Transistoren dann besteht jedes davon aus drei Schichten und 
> somit zwei Übergängen unterschiedlichen Materials pro Bauteil.

Wieviele Fremdatome treiben sich bei Transistoren im hochreinen Silizium 
herum? Und die sollen zu Schichten mit unterschiedlichen thermischen 
Eigenschaften führen?

DoDi

[toc] | [prev] | [next] | [standalone]

#280519

FromHelmut Schellong <rip@schellong.biz>
Date2020-05-10 10:52 +0200
Message-ID<r98fbc$duk$1@solani.org>
In reply to#280516
On 05/10/2020 09:11, Hans-Peter Diettrich wrote:
> Am 09.05.2020 um 22:52 schrieb Kurt:
> 
>> Jede Temperaturänderung ist Stress für Bauteile, egal welcher Art.
>> Sind es Transistoren dann besteht jedes davon aus drei Schichten und somit 
>> zwei Übergängen unterschiedlichen Materials pro Bauteil.
> 
> Wieviele Fremdatome treiben sich bei Transistoren im hochreinen Silizium 
> herum? Und die sollen zu Schichten mit unterschiedlichen thermischen 
> Eigenschaften führen?

Mit diesem Zweifel hast Du wohl recht.

https://de.wikipedia.org/wiki/Integrierter_Schaltkreis#Nach_der_Fertigungstechnologie


-- 
Mit freundlichen Grüßen
Helmut Schellong   var@schellong.biz
www.schellong.de   www.schellong.com   www.schellong.biz
http://www.schellong.de/c.htm
http://www.schellong.de/htm/audio_proj.htm
http://www.schellong.de/htm/audio_unsinn.htm

[toc] | [prev] | [next] | [standalone]

#280521

FromEric Bruecklmeier <usenet@nerdcraft.de>
Date2020-05-10 11:27 +0200
Message-ID<hhpvp1F691nU1@mid.individual.net>
In reply to#280516
Am 10.05.2020 um 09:11 schrieb Hans-Peter Diettrich:

> Wieviele Fremdatome treiben sich bei Transistoren im hochreinen Silizium 
> herum? Und die sollen zu Schichten mit unterschiedlichen thermischen 
> Eigenschaften führen?

Auch hier wäre es hilfreich, anerkannte Crackpots einfach nicht zu füttern.

[toc] | [prev] | [next] | [standalone]

#280522

FromChristian Treffler <CTreffler.NG.Dev0@gmx.net>
Date2020-05-10 11:54 +0200
Message-ID<5dijkwgmys26.dlg@ID-425.user.individual.de>
In reply to#280516
Hans-Peter Diettrich schrieb:

>> Jede Temperaturänderung ist Stress für Bauteile, egal welcher Art.
>> Sind es Transistoren dann besteht jedes davon aus drei Schichten und 
>> somit zwei Übergängen unterschiedlichen Materials pro Bauteil.
> 
> Wieviele Fremdatome treiben sich bei Transistoren im hochreinen Silizium 
> herum? Und die sollen zu Schichten mit unterschiedlichen thermischen 
> Eigenschaften führen?

Bei ICs werden die Verbindungen zwischen den Transistoren über
Aluminium-Leiterbahnen hergestellt. 8 Lagen mit Silizium-Oxid als
Isolator und Wolfram als Durchkontaktierung sind keine Seltenheit. Und
das stammt nur aus meinen Erfahrungen mit Microcontrollern für die
Automobil-Industrie. Ich will nicht wissen, wie es bei CPUs für Computer
aussieht.
Andererseits scheinen Delamination (Ablösen von verschiedenen Schichten
mit Leitungs-Unterbrechungen als Folge) während der Qualifikation in der
Auto-Industrie eher selten Probleme zu bereiten. Ich habe als
Qualitäts-Ingenieur schon ICs zurück bekommen, bei denen im Feld durch
Delamination Durchkontaktierungen abrissen. Da war aber ein Problem in
der Fertigung Grundursache für die mangelnde Haftung der Oxid-Schicht.

CU,
Christian

[toc] | [prev] | [next] | [standalone]

#280524

FromGerrit Heitsch <gerrit@laosinh.s.bawue.de>
Date2020-05-10 12:00 +0200
Message-ID<r98jcf$5no$1@news.bawue.net>
In reply to#280522
On 5/10/20 11:54 AM, Christian Treffler wrote:
> Hans-Peter Diettrich schrieb:
> 
>>> Jede Temperaturänderung ist Stress für Bauteile, egal welcher Art.
>>> Sind es Transistoren dann besteht jedes davon aus drei Schichten und
>>> somit zwei Übergängen unterschiedlichen Materials pro Bauteil.
>>
>> Wieviele Fremdatome treiben sich bei Transistoren im hochreinen Silizium
>> herum? Und die sollen zu Schichten mit unterschiedlichen thermischen
>> Eigenschaften führen?
> 
> Bei ICs werden die Verbindungen zwischen den Transistoren über
> Aluminium-Leiterbahnen hergestellt.

Seit bald 20 Jahren wird hier auch Kupfer verwendet.

  Gerrit

[toc] | [prev] | [next] | [standalone]

#280525

FromChristian Treffler <CTreffler.NG.Dev0@gmx.net>
Date2020-05-10 12:07 +0200
Message-ID<sulcx5nfbhrp$.dlg@ID-425.user.individual.de>
In reply to#280524
Gerrit Heitsch schrieb:

>> Bei ICs werden die Verbindungen zwischen den Transistoren über
>> Aluminium-Leiterbahnen hergestellt.
> 
> Seit bald 20 Jahren wird hier auch Kupfer verwendet.

Nicht bei meinem ehemaligen Arbeitgeber für die analogen und digitalen
ICs für die Automobil-Industrie.
Ich kenne dort nur ein Teil, welches als oberste Lage Kupfer verwendet.
Bei den höher integrierten CPUs, die er nicht mehr selbst herstellt, mag
das anders sein.

CU,
Christian

[toc] | [prev] | [next] | [standalone]

#280535

FromGerhard Hoffmann <dk4xp@arcor.de>
Date2020-05-10 13:14 +0200
Message-ID<r98nn3$l48$1@solani.org>
In reply to#280525
Am 10.05.20 um 12:07 schrieb Christian Treffler:
> Gerrit Heitsch schrieb:
> 
>>> Bei ICs werden die Verbindungen zwischen den Transistoren über
>>> Aluminium-Leiterbahnen hergestellt.
>>
>> Seit bald 20 Jahren wird hier auch Kupfer verwendet.
> 
> Nicht bei meinem ehemaligen Arbeitgeber für die analogen und digitalen
> ICs für die Automobil-Industrie.
> Ich kenne dort nur ein Teil, welches als oberste Lage Kupfer verwendet.

Das ist nachvollziehbar. Cu und auch Au sind Gift für jeden 
Halbleiterprozess. Das will man möglichst garnicht - und wenn man
es doch braucht - möglichst weit weg vom Silizium haben.

Gruß, Gerhard

[toc] | [prev] | [next] | [standalone]

#280541

FromHans-Peter Diettrich <DrDiettrich1@aol.com>
Date2020-05-10 14:40 +0200
Message-ID<hhqcodF91aqU2@mid.individual.net>
In reply to#280522
Am 10.05.2020 um 11:54 schrieb Christian Treffler:
> Hans-Peter Diettrich schrieb:
> 
>>> Jede Temperaturänderung ist Stress für Bauteile, egal welcher Art.
>>> Sind es Transistoren dann besteht jedes davon aus drei Schichten und
>>> somit zwei Übergängen unterschiedlichen Materials pro Bauteil.
>>
>> Wieviele Fremdatome treiben sich bei Transistoren im hochreinen Silizium
>> herum? Und die sollen zu Schichten mit unterschiedlichen thermischen
>> Eigenschaften führen?

Abgesehen davon, hochintegrierte Schaltkreise sind nicht bipolar aufgebaut.

> Bei ICs werden die Verbindungen zwischen den Transistoren über
> Aluminium-Leiterbahnen hergestellt. 8 Lagen mit Silizium-Oxid als
> Isolator und Wolfram als Durchkontaktierung sind keine Seltenheit. Und
> das stammt nur aus meinen Erfahrungen mit Microcontrollern für die
> Automobil-Industrie. Ich will nicht wissen, wie es bei CPUs für Computer
> aussieht.

Dort sollen es bis zu 20 Lagen insgesamt sein, sagt Wikipedia.

> Andererseits scheinen Delamination (Ablösen von verschiedenen Schichten
> mit Leitungs-Unterbrechungen als Folge) während der Qualifikation in der
> Auto-Industrie eher selten Probleme zu bereiten. Ich habe als
> Qualitäts-Ingenieur schon ICs zurück bekommen, bei denen im Feld durch
> Delamination Durchkontaktierungen abrissen. Da war aber ein Problem in
> der Fertigung Grundursache für die mangelnde Haftung der Oxid-Schicht.

Unter Temperaturproblemen würde ich auch eher Hotspots verstehen, die 
einen Kristall verziehen können.

DoDi

[toc] | [prev] | [next] | [standalone]

#280572

FromRolf Bombach <rolfnospambombach@invalid.invalid>
Date2020-05-10 21:48 +0200
Message-ID<r99lq9$nl1$1@dont-email.me>
In reply to#280541
Hans-Peter Diettrich schrieb:
> Am 10.05.2020 um 11:54 schrieb Christian Treffler:
>> Hans-Peter Diettrich schrieb:
>>
>>>> Jede Temperaturänderung ist Stress für Bauteile, egal welcher Art.
>>>> Sind es Transistoren dann besteht jedes davon aus drei Schichten und
>>>> somit zwei Übergängen unterschiedlichen Materials pro Bauteil.
>>>
>>> Wieviele Fremdatome treiben sich bei Transistoren im hochreinen Silizium
>>> herum? Und die sollen zu Schichten mit unterschiedlichen thermischen
>>> Eigenschaften führen?
> 
> Abgesehen davon, hochintegrierte Schaltkreise sind nicht bipolar aufgebaut.

Sicher. Wir waren aber bei Dickfilmtechnik und CA3028.

-- 
mfg Rolf Bombach

[toc] | [prev] | [next] | [standalone]

#280547

FromRainer Knaepper <rainerk@smial.prima.de>
Date2020-05-10 17:22 +0200
Message-ID<F8cXVFCDrLB@smial.prima.de>
In reply to#280516
DrDiettrich1@aol.com (Hans-Peter Diettrich)  am 10.05.20 um 09:11:
> Am 09.05.2020 um 22:52 schrieb Kurt:

>> Jede Temperaturänderung ist Stress für Bauteile, egal welcher Art.
>> Sind es Transistoren dann besteht jedes davon aus drei Schichten
>> und somit zwei Übergängen unterschiedlichen Materials pro Bauteil.

> Wieviele Fremdatome treiben sich bei Transistoren im hochreinen
> Silizium herum? Und die sollen zu Schichten mit unterschiedlichen
> thermischen Eigenschaften führen?

Das stammt vermutlich aus der Zeit der Spitzendioden und
Legierungstransistoren.


Rainer

-- 
Na gut, vielleicht waren in meinem Posting auch zu viele lange Sätze
(Dieter Goost in ger.ct)

[toc] | [prev] | [next] | [standalone]

#280570

FromKurt <kurt.bindl@t-online.de>
Date2020-05-10 21:31 +0200
Message-ID<hhr34jFdlppU1@mid.individual.net>
In reply to#280516
Am 10.05.2020 um 09:11 schrieb Hans-Peter Diettrich:
> Am 09.05.2020 um 22:52 schrieb Kurt:
> 
>> Jede Temperaturänderung ist Stress für Bauteile, egal welcher Art.
>> Sind es Transistoren dann besteht jedes davon aus drei Schichten und 
>> somit zwei Übergängen unterschiedlichen Materials pro Bauteil.
> 
> Wieviele Fremdatome treiben sich bei Transistoren im hochreinen Silizium 
> herum? Und die sollen zu Schichten mit unterschiedlichen thermischen 
> Eigenschaften führen?
> 

Das, worum es hier geht, hat doch nichts mit der Anzahl Fremdatome in 
Silizium zu tun.
Ein Transistor hat nunmal unterschiedliche Schichten, schliesslich 
müssen diese ja irgendwie dotiert werden.
Kommt es im Betrieb zu thermischen Stress dann ist es egal ob das einen 
Transistor in seinem Gehäuse betrifft, oder viele in einem gemeinsamen 
Gehäuse.
Ein einzelner Transistor hat hier ev. sogar Vorteile da er nicht von 
benachbarten Volumenänderungen (auf Grund von dortiger 
Temperaturänderung) betroffen ist, so wie es im IC der Fall sein kann.

Es ist halt nunmal so, und das zeigt wohl auch die Realität, 
Temperaturänderung, wenn sie denn schnell erfolgt und der Baustein das 
nicht schnell genug innerhalb verteilen kann, führt zu Stress und zu 
Materialbruch.

Solange Temperaturänderungen so langsam verlaufen das es zu keinen 
Materialspannungen kommt passiert auch nichts, kommt es zu 
unterschiedlichen Temperaturen innerhalb der Schichten oder des gesamten 
Bauteils dann ist Stress angesagt.

Es ist halt nunmal so das jede Temperaturänderung eines Halbleiters zu 
Volumenänderung innerhalb seiner Materie führt und dies dann, wenns 
schnell genug erfolgt, letztendlich zu Materialermüdung (so wie es auch 
bei der Lötstelle im Bild passiert ist).

Ein Bauteil hält dann am längsten wenn es immer der gleichen Temperatur 
ausgesetzt ist und innen sich keine lokalen/punktuellen 
Temperaturschwankungen ereignen.

Das gilt für einzelne Bauelemente genau so wie für hochintegrierte.

Nicht nur der moderate Betrieb (Betriebsspannung und Strom) von 
Halbleiterschaltungen, egal ob einzeln oder integriert, sondern auch die 
Vermeidung von schnellen und häufigen Temperaturänderungen, lässt sie 
lange leben.


  Kurt

[toc] | [prev] | [next] | [standalone]

#280574

FromSebastian Wolf <invalid@invalid.net>
Date2020-05-10 21:59 +0200
Message-ID<r99mep$16un$1@gioia.aioe.org>
In reply to#280570
Am 10.05.2020 um 21:31 schrieb Kurt:
> Es ist halt nunmal so,

...dass du strunzdumm und komplett übergeschnappt bist.

[toc] | [prev] | [next] | [standalone]

#280666

FromRolf Bombach <rolfnospambombach@invalid.invalid>
Date2020-05-11 22:33 +0200
Message-ID<r9ccqe$2qi$2@dont-email.me>
In reply to#280570
Kurt schrieb:
> 
> Das, worum es hier geht, hat doch nichts mit der Anzahl Fremdatome in Silizium zu tun.
> Ein Transistor hat nunmal unterschiedliche Schichten, schliesslich müssen diese ja irgendwie dotiert werden.

Wenn man schon unterschiedliche Schichten hat, muss man nicht mehr dotieren.
Dotieren muss man, wenn man nur eine Schicht hat.
Logisch oder?

-- 
mfg Rolf Bombach

[toc] | [prev] | [next] | [standalone]

#280672

FromKurt <kurt.bindl@t-online.de>
Date2020-05-11 23:01 +0200
Message-ID<hhtsp3F156nU1@mid.individual.net>
In reply to#280666
Am 11.05.2020 um 22:33 schrieb Rolf Bombach:
> Kurt schrieb:
>>
>> Das, worum es hier geht, hat doch nichts mit der Anzahl Fremdatome in 
>> Silizium zu tun.
>> Ein Transistor hat nunmal unterschiedliche Schichten, schliesslich 
>> müssen diese ja irgendwie dotiert werden.
> 
> Wenn man schon unterschiedliche Schichten hat, muss man nicht mehr 
> dotieren.
> Dotieren muss man, wenn man nur eine Schicht hat.
> Logisch oder?
> 

Nicht logisch.
Unterschiedliche Schichten entstehen durch unterschiedliches verunreinigen.

  Kurt

[toc] | [prev] | [next] | [standalone]

#280675

FromHans-Peter Diettrich <DrDiettrich1@aol.com>
Date2020-05-12 00:21 +0200
Message-ID<hhu27iF29frU1@mid.individual.net>
In reply to#280672
Am 11.05.2020 um 23:01 schrieb Kurt:
> Am 11.05.2020 um 22:33 schrieb Rolf Bombach:
>> Kurt schrieb:
>>>
>>> Das, worum es hier geht, hat doch nichts mit der Anzahl Fremdatome in 
>>> Silizium zu tun.
>>> Ein Transistor hat nunmal unterschiedliche Schichten, schliesslich 
>>> müssen diese ja irgendwie dotiert werden.
>>
>> Wenn man schon unterschiedliche Schichten hat, muss man nicht mehr 
>> dotieren.
>> Dotieren muss man, wenn man nur eine Schicht hat.
>> Logisch oder?
>>
> 
> Nicht logisch.
> Unterschiedliche Schichten entstehen durch unterschiedliches verunreinigen.

Dann wird aus dem Silizium Negativium oder Positivium, je nach 
Verunreinigung. Und entsprechend wird auch der Temperaturkoeffizient 
negativ oder positiv. Ist genauso logisch ;-)

DoDi

[toc] | [prev] | [next] | [standalone]

#280679

FromKurt <kurt.bindl@t-online.de>
Date2020-05-12 07:10 +0200
Message-ID<hhupe4F6ljlU1@mid.individual.net>
In reply to#280675
Am 12.05.2020 um 00:21 schrieb Hans-Peter Diettrich:
> Am 11.05.2020 um 23:01 schrieb Kurt:
>> Am 11.05.2020 um 22:33 schrieb Rolf Bombach:
>>> Kurt schrieb:
>>>>
>>>> Das, worum es hier geht, hat doch nichts mit der Anzahl Fremdatome 
>>>> in Silizium zu tun.
>>>> Ein Transistor hat nunmal unterschiedliche Schichten, schliesslich 
>>>> müssen diese ja irgendwie dotiert werden.
>>>
>>> Wenn man schon unterschiedliche Schichten hat, muss man nicht mehr 
>>> dotieren.
>>> Dotieren muss man, wenn man nur eine Schicht hat.
>>> Logisch oder?
>>>
>>
>> Nicht logisch.
>> Unterschiedliche Schichten entstehen durch unterschiedliches 
>> verunreinigen.
> 
> Dann wird aus dem Silizium Negativium oder Positivium, je nach 
> Verunreinigung. Und entsprechend wird auch der Temperaturkoeffizient 
> negativ oder positiv. Ist genauso logisch ;-)
> 
> 

Temperaturänderungen stressen das Gesamtgebilde wegen unterschiedlicher 
Ausdehnung so wie bei Einzeltransistoren auch.
Ausserdem sind "Querverbindungen" im IC notwendig die halt mit 
integriert sind.
Was passiert wenn Temperaturänderungen vorkommen zeigt die ausgerissene 
Lötstelle im Bild.

Keine Änderungen, kein Stress, ruhiges und langes Leben der Schaltung, 
egal ob integriert oder auf ner Platine.

Man sieht das es von der "Intelligenz" des Herstellers abhängt derartige 
Umstände, damit Probleme, zu vermeiden.

Bei der Platine hat man noch Einfluss: Befestigungart und 
Dehnungsfreiheit auf der Platine, Wärmeabfuhr und Verteilung, Häufigkeit 
der Temperaturwechsel.
Beim IC ist man davon abhängig ob der Hersteller Erfahrung hat oder erst 
welche sammelt.


  Kurt

[toc] | [prev] | [next] | [standalone]

#280681

FromMartin Τrautmann <t-usenet@gmx.net>
Date2020-05-12 07:29 +0200
Message-ID<slrnrbkd2d.130t.t-usenet@ID-685.user.individual.de>
In reply to#280679
On Tue, 12 May 2020 07:10:33 +0200, Kurt wrote:
> Temperaturänderungen stressen das Gesamtgebilde wegen unterschiedlicher 
> Ausdehnung so wie bei Einzeltransistoren auch.
> Ausserdem sind "Querverbindungen" im IC notwendig die halt mit 
> integriert sind.
> Was passiert wenn Temperaturänderungen vorkommen zeigt die ausgerissene 
> Lötstelle im Bild.

Temperaturänderungen sind das eine.

Bei meinem iBook rissen alle paar Jahre von einem SMD-IC ein paar Beine
die Lötstelle ab, weil dieser IC für die Power-Regelung sich mit jedem
Einschalten und Aufladen ausdehnte.

Aber unterschätze nicht die mechanischen Probleme, die sich durch
Bewegung und Erschütterung bei manchen diskreten Bauelementen ergeben.
Auch das kann zum Löstellenbruch führen.

Und dann kommt beides zusammen: Wenn man das Bauteil mechanisch fixiert,
durch Klammern, Verschraubung, Verkleben usw., dann kann das Bauteil
plötzlich nicht mehr mit der Erwärmung ausweichen. Und was als
Produktverbesserung gedacht war führt dann plötzlich zu thermischen
Schäden, weil nun die Ausdehnung direkt auf die Lötstelle geht.

Wer nur ganze Module tauscht, der findet einen solchen Fehler nicht.
Dafür braucht es die Qualitätssicherung, die defekte Module nachprüft
und aus solchen Fehlern lernt.

Schönen Gruß
Martin

[toc] | [prev] | [next] | [standalone]

#280710

FromHelmut Schellong <rip@schellong.biz>
Date2020-05-12 14:34 +0200
Message-ID<r9e54i$rpq$1@solani.org>
In reply to#280681
On 05/12/2020 07:29, Martin Τrautmann wrote:
> On Tue, 12 May 2020 07:10:33 +0200, Kurt wrote:
>> Temperaturänderungen stressen das Gesamtgebilde wegen unterschiedlicher
>> Ausdehnung so wie bei Einzeltransistoren auch.
>> Ausserdem sind "Querverbindungen" im IC notwendig die halt mit
>> integriert sind.
>> Was passiert wenn Temperaturänderungen vorkommen zeigt die ausgerissene
>> Lötstelle im Bild.
> 
> Temperaturänderungen sind das eine.
> 
> Bei meinem iBook rissen alle paar Jahre von einem SMD-IC ein paar Beine
> die Lötstelle ab, weil dieser IC für die Power-Regelung sich mit jedem
> Einschalten und Aufladen ausdehnte.
> 
> Aber unterschätze nicht die mechanischen Probleme, die sich durch
> Bewegung und Erschütterung bei manchen diskreten Bauelementen ergeben.
> Auch das kann zum Löstellenbruch führen.

Das wird in mindestens 95% der Fälle die Ursache sein.

Wenn ich Elektronik für Kernkraftwerke betreut hatte, wurde u.a.
stets verlangt, schwerere, höhere Bauelemente extra zu befestigen.
Z.B. axiale Elkos mit Kabelbindern festzurren, radiale Elkos
mit Kautschuk festkleben, große Keramikwiderstände auf Röllchen
zu stellen, etc.

> Und dann kommt beides zusammen: Wenn man das Bauteil mechanisch fixiert,
> durch Klammern, Verschraubung, Verkleben usw., dann kann das Bauteil
> plötzlich nicht mehr mit der Erwärmung ausweichen. Und was als
> Produktverbesserung gedacht war führt dann plötzlich zu thermischen
> Schäden, weil nun die Ausdehnung direkt auf die Lötstelle geht.

Thermische Ausdehnung spielte bei diskreten Bauelementen bei `uns`
beim Gehäuse keine Rolle.
Die Anschlußdrähte waren stets mindestens einige Millimeter vom
Gehäuse abgebogen, so daß Ausdehnungen in alle Richtungen fast
ohne Spannungen möglich waren.


-- 
Mit freundlichen Grüßen
Helmut Schellong   var@schellong.biz
www.schellong.de   www.schellong.com   www.schellong.biz
http://www.schellong.de/c.htm
http://www.schellong.de/htm/audio_proj.htm
http://www.schellong.de/htm/audio_unsinn.htm

[toc] | [prev] | [next] | [standalone]

#280858

FromChristian Treffler <CTreffler.NG.Dev0@gmx.net>
Date2020-05-14 09:33 +0200
Message-ID<1xem9l3zi41ni$.dlg@ID-425.user.individual.de>
In reply to#280666
Rolf Bombach schrieb:

> Kurt schrieb:
>> 
>> Das, worum es hier geht, hat doch nichts mit der Anzahl Fremdatome in Silizium zu tun.
>> Ein Transistor hat nunmal unterschiedliche Schichten, schliesslich müssen diese ja irgendwie dotiert werden.
> 
> Wenn man schon unterschiedliche Schichten hat, muss man nicht mehr dotieren.
> Dotieren muss man, wenn man nur eine Schicht hat.
> Logisch oder?

Ich will jetzt Kurt nicht bestätigen, denn meiner Erfahrung nach gibt es
auf Transistor-Ebene keine Probleme durch Temperatur-Schwankungen.
Aber Schichten unterschiedlichen Materials gibt es bei jedem Transistor,
und wenn es nur (bei einem diskreten) das Al-Bond-Pad ist.
MOS-Transistoren haben zwingend eine Gate-Isolations-Schicht.
Moderne FINFETs (und bestimmt auch ältere Technologien) haben
zusätzliche Poly-Silizium-Aufbauten.

CU,
Christian

[toc] | [prev] | [next] | [standalone]

#280876

FromHelmut Schellong <rip@schellong.biz>
Date2020-05-14 13:16 +0200
Message-ID<r9j9am$pd5$1@solani.org>
In reply to#280858
On 05/14/2020 09:33, Christian Treffler wrote:
> Rolf Bombach schrieb:
> 
>> Kurt schrieb:
>>>
>>> Das, worum es hier geht, hat doch nichts mit der Anzahl Fremdatome in Silizium zu tun.
>>> Ein Transistor hat nunmal unterschiedliche Schichten, schliesslich müssen diese ja irgendwie dotiert werden.
>>
>> Wenn man schon unterschiedliche Schichten hat, muss man nicht mehr dotieren.
>> Dotieren muss man, wenn man nur eine Schicht hat.
>> Logisch oder?
> 
> Ich will jetzt Kurt nicht bestätigen, denn meiner Erfahrung nach gibt es
> auf Transistor-Ebene keine Probleme durch Temperatur-Schwankungen.
> Aber Schichten unterschiedlichen Materials gibt es bei jedem Transistor,
> und wenn es nur (bei einem diskreten) das Al-Bond-Pad ist.
> MOS-Transistoren haben zwingend eine Gate-Isolations-Schicht.
> Moderne FINFETs (und bestimmt auch ältere Technologien) haben
> zusätzliche Poly-Silizium-Aufbauten.

Die Formulierung mit den unterschiedlichen Schichten führt zu
Mißverständnissen.

In das dicke Silizium-Substrat werden nur wenige µm dicke Bereiche
mit Fremdatomen versehen.
Dadurch entsteht nach meiner Meinung keine Bruchempfindlichkeit
an den Schnittstellen durch Temperaturwechsel.



-- 
Mit freundlichen Grüßen
Helmut Schellong   var@schellong.biz
www.schellong.de   www.schellong.com   www.schellong.biz
http://www.schellong.de/c.htm
http://www.schellong.de/htm/audio_proj.htm
http://www.schellong.de/htm/audio_unsinn.htm

[toc] | [prev] | [next] | [standalone]

Page 4 of 5 — ← Prev page 1 2 3 [4] 5  Next page →

Back to top | Article view | de.sci.electronics

csiph-web