Path: csiph.com!fu-berlin.de!uni-berlin.de!individual.net!not-for-mail From: Hans-Peter Diettrich Newsgroups: de.sci.electronics Subject: Re: Das Wochenendraetsel, oder welche Fragen mir ein alter Eurocom-1-Rechner stellt Date: Mon, 09 May 2016 22:58:26 +0200 Lines: 51 Message-ID: References: <1mmqxdh.pmaw1r1oouyamN%R.Kiefer.SPAEM@gmx.de> <1mms3jb.3fqiv4bxr46qN%R.Kiefer.SPAEM@gmx.de> <62anib1b7rgki1r5ju8rrvqe3rbf0krlh9@4ax.com> Mime-Version: 1.0 Content-Type: text/plain; charset=windows-1252; format=flowed Content-Transfer-Encoding: 8bit X-Trace: individual.net S7rfwOXoDRyUpl0Wnx9f3wc6uk5R8vhVW78vE5L8Yi6YXFTDjf Cancel-Lock: sha1:TMSiK1d+Nk90dhqYPzhEfloGdDY= User-Agent: Thunderbird 2.0.0.21 (Windows/20090302) In-Reply-To: Xref: csiph.com de.sci.electronics:207824 Holm Tiffe schrieb: > On 06.05.2016 12:10, Martin Gerdes wrote: >>> Es gibt keine Wait states oder Handshake in dieser Hardware. Ein 6802 >>> könnte das prinzipiell, um mit noch langsamerem Speicher zu >>> funktionieren, weswegen es die MR-Leitung gibt. D.h. hier laufen alle >>> Speicherzugriffe nach demselben Schema, egal ob I/O-Chip, EPROM oder >>> RAM. >> >> "Memory mapped" nannte man das Konzept damals. Es blieb für Z80-Jünger >> auf ewig unverstanden :-) >> > Ich bin durchaus als gelernter Ossi auch "Z80 Jünger", kann Deine > Aussage nicht nachvollziehen und wüßte nicht was mich daran hindern > sollte einen Z80 Rechner mit Memory mapped IO aufzubauen, höchstens die > Tatsache das ein großer Teil der attraktiven Features der Z80 > Peripherie-ICs nicht mehr nutzbar ist und der lineare Adreßraum für den > Speicher durch das IO löchrig wird. Nur Nachteile auf dieser Architektur > also. > > Das ist wohl das was die 6x0x Jünger Niemals verstanden haben. Da bahnt sich schon wieder ein Krieg der Welten an :-( Die Idee hinter der Trennung von Speicher und I/O war die einfache Dekodierung von Adressen, und die volle Ausnutzung des kostbaren RAM. Das geht aber nur auf Kosten des Befehlssatzes (zusätzliche I/O Befehle) und zusätzlicher Prozessor-Pins, die heute besser für Adressleitungen genutzt werden könnten. Die wirklich attraktive Z80 Periperie war absichtlich an dieses Konzept gebunden, um diesen speziellen Prozessor zu pushen. DMA hat mit beiden Konzepten nichts zu tun, solange nur ein einziger Adressbus verfügbar ist. Entweder muß der DMA Controller byteweise lesen und dann schreiben, oder spezielle Signale an den angesprochenen Baustein schicken, wenn die Daten in einem Rutsch übertragen werden sollen. Da bleibt als einziges Argument gegen MM I/O übrig, daß die Adressen für die Peripherie mehr Adressbits im DMA Controller erfordern. Wenn aber gleichzeitig Speicher-zu-Speicher Transfer gewünscht wird, oder mehr I/O Kanäle als der Controller handhaben kann, fällt dieses Argument wieder weg. Eine "beste" Lösung wurde bis heute nicht gefunden, speziell bei der Behandlung des Bildwiederholspeichers für Displays. Derzeit wird die Peripherie über eigene (serielle) Bus-Systeme angesprochen (SATA, USB, I2C, CAN...), was HP mit HP-IL auch schon vor sehr langer Zeit erfunden hatte. Preisfrage: welche Mikroprozessoren hatten schon solche serielle Hardwareunterstützung an Bord? DoDi